[发明专利]用以调整集成电路设计的区域和全域图案密度的方法有效
| 申请号： | 201010232075.4 | 申请日： | 2010-07-16 |
| 公开（公告）号： | CN102169517A | 公开（公告）日： | 2011-08-31 |
| 发明（设计）人： | 郑英周;蔡正隆;欧宗桦;蔡振坤;刘如淦;黄文俊 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 11019 | 代理人： | 寿宁;张华辉 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是有关于一种集成电路(integrated circuit，IC)设计方法，包括下列步骤：提供一电路设计布局，其具有多个功能区块设置在彼此相距一距离处；在该电路设计布局中，在距离一功能区块一预定距离内，对一邻近虚拟区域确定一区域图案密度；根据该区域图案密度，对该邻近虚拟区域执行一区域虚拟插入；对该多个功能区块的其余至少部分功能区块，重复上述确定步骤和执行步骤；及根据一全域图案密度，对一非区域虚拟区域实施一全域虚拟插入。该方法能够确定是否非区域虚拟区域符合全域图案密度要求。尤其是，包括功能区块、邻近区域(本地区域)、及非区域虚拟区域的一区域的总体图案密度达到一均匀图案密度分布。 | ||
| 搜索关键词： | 用以 调整 集成电路设计 区域 全域 图案 密度 方法 | ||
【主权项】：
一种集成电路设计方法，其特征在于，包括下列步骤：提供一电路设计布局，其具有多个功能区块设置在彼此相距一距离处；在该电路设计布局中，在距离一功能区块一预定距离内，对一邻近虚拟区域确定一区域图案密度；根据该区域图案密度，对该邻近虚拟区域执行一区域虚拟插入；对该多个功能区块的其余至少部分功能区块，重复上述确定步骤和执行步骤；及根据一全域图案密度，对一非区域虚拟区域实施一全域虚拟插入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010232075.4/，转载请声明来源钻瓜专利网。
