[发明专利]处理器内指令级流水线控制方法及其系统有效
| 申请号： | 201010233616.5 | 申请日： | 2010-07-16 |
| 公开（公告）号： | CN101894013A | 公开（公告）日： | 2010-11-24 |
| 发明（设计）人： | 余磊;张浩;刘志勇;范东睿 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 祁建国;梁挥 |
| 地址： | 100080 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及处理器内指令级流水线控制方法和系统，方法包括：步骤1，初始化发射序号寄存器和写回序号寄存器初始值相同；步骤2，发射指令时，以发射序号寄存器的值为基础值，按指令在本次发射中的顺序，生成指令的发射序号，并在指令中携带所述发射序号；步骤3，指令发射完成后，更新发射序号寄存器的值；步骤4，指令进入功能部件被执行时，指令的发射序号保持不变；步骤5，写回指令时，以写回序号寄存器的值为基础值，依据允许写回寄存器的指令的个数，依序生成写回序号，按写回序号由小到大顺序，将发射序号和写回序号相同的指令的结果写回寄存器；步骤6，指令写回完成后，更新写回序号寄存器的值。本发明能够减少对硬件资源的消耗。 | ||
| 搜索关键词： | 处理器 指令 流水线 控制 方法 及其 系统 | ||
【主权项】：
一种处理器内指令级流水线控制方法，其特征在于，包括：步骤1，初始化发射序号寄存器和写回序号寄存器为相同初始值；步骤2，在一个时钟周期内发射指令时，对于每条指令，以发射序号寄存器的值为基础值，按所述指令在本次发射中的顺序，生成指令的发射序号，并在所述指令中携带所述发射序号；步骤3，在一个时钟周期的指令发射完成后，更新发射序号寄存器的值为发射的最后一个指令的发射序号加n，n为预设常量；步骤4，指令进入功能部件被执行时，指令的发射序号保持不变；步骤5，在一个时钟周期内写回指令时，以写回序号寄存器的值为基础值，依据允许写回寄存器的指令的个数，依序生成写回序号，按写回序号由小到大顺序，将发射序号和写回序号相同的指令的结果写回寄存器；步骤6，在一个时钟周期的指令写回完成后，更新写回序号寄存器的值为写回的最后一个指令的发射序号加n，n为所述预设常量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010233616.5/，转载请声明来源钻瓜专利网。
