[发明专利]具有垂直单元的半导体器件及其制造方法无效
| 申请号： | 201010237556.4 | 申请日： | 2010-07-27 |
| 公开（公告）号： | CN102117772A | 公开（公告）日： | 2011-07-06 |
| 发明（设计）人： | 朴靖雨 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/762;H01L21/768;H01L27/10 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;黄启行 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体衬底的制造方法，包括以下步骤：通过在衬底之上形成器件隔离层来限定有源区；形成将有源区划分为第一有源区和第二有源区的第一沟槽；形成填充第一沟槽的一部分的掩埋位线；形成将掩埋位线之上的第一沟槽的上部部分间隙填充的间隙填充层；通过沿着与掩埋位线相交叉的方向刻蚀间隙填充层和器件隔离层来形成第二沟槽；以及形成填充第二沟槽的第一掩埋字线和第二掩埋字线，其中，第一掩埋字线和第二掩埋字线分别围绕第一有源区的侧壁和第二有源区的侧壁成形。 | ||
| 搜索关键词： | 具有 垂直 单元 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体衬底的制造方法，包括以下步骤：通过在衬底之上形成器件隔离层来限定有源区；形成第一沟槽，所述第一沟槽将所述有源区划分为第一有源区和第二有源区；形成掩埋位线，所述掩埋位线填充所述第一沟槽的一部分；形成间隙填充层，所述间隙填充层将所述掩埋位线之上的所述第一沟槽的上部部分间隙填充；通过沿着与所述掩埋位线相交叉的方向刻蚀所述间隙填充层和所述器件隔离层来形成第二沟槽；以及形成填充第二沟槽的第一掩埋字线和第二掩埋字线，其中，所述第一掩埋字线和所述第二掩埋字线分别围绕所述第一有源区的侧壁和所述第二有源区的侧壁而被成形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010237556.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
