[发明专利]一种检错/纠错校验模块的检测方法及装置

摘要

本发明公开了一种ECC校验模块的检测方法及装置，以解决对ECC校验模块的硬件缺陷进行检测的技术问题，该检测装置包括：输入端口，用于接收包含待测数据组及待测校验位的校验码字；判断电路，判断错误位在待测数据组中还是在待测校验位中；选择输入电路，用于错误位在待测数据组中时存储对待测数据组进行校验生成的新生校验位，错误位在待测校验位中时存储待测校验位；比较电路，用于将ECC校验模块中的检错/纠错电路利用新生校验位或者待测校验位对待测数据组进行检错/纠错所获得的新生数据组与预期数据组进行比较。无论是在ECC码字中的数据位还是校验位中预设错误位，本发明都可以检测出检错/纠错电路是否存在硬件缺陷。

主权项

一种检错/纠错校验模块的检测装置，其特征在于，所述检错/纠错(ECC)校验模块包括锁存器、校验电路以及检错/纠错电路；所述锁存器用于存储ECC码字的数据组；所述校验电路用于对所述数据组进行实时校验，生成校验位；所述检错/纠错电路用于采用所述校验位对所述数据组进行检错/纠错；所述检测装置包括输入端口(300)、判断电路(310)、选择输入电路(320)及比较电路(330)，其中：所述输入端口(300)，用于接收校验码字；所述校验码字包含待测数据组及待测校验位，所述待测数据组或者待测校验位中包含错误位；所述判断电路(310)，用于将所述待测数据组发送给所述锁存器，还用于判断所述错误位在所述待测数据组中还是在所述待测校验位中；所述选择输入电路(320)，用于所述错误位在所述待测数据组中时存储所述校验电路对所述待测数据组进行校验生成的新生校验位，所述错误位在所述待测校验位中时存储所述待测校验位；所述比较电路(330)，用于将所述检错/纠错电路利用所述新生校验位或者待测校验位对所述待测数据组进行检错/纠错所获得的新生数据组与预期数据组进行比较，获得比较结果；其中，所述预期数据组为对应于所述待测数据组经过正确的纠错/检错后获得的数据组。