[发明专利]多层单元或非型闪存的制作方法无效
申请号: | 201010252763.7 | 申请日: | 2010-08-10 |
公开(公告)号: | CN102376650A | 公开(公告)日: | 2012-03-14 |
发明(设计)人: | 吴怡德;吕昇达 | 申请(专利权)人: | 宜扬科技股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 北京市浩天知识产权代理事务所 11276 | 代理人: | 刘云贵 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种多层单元或非型闪存的制作方法,其包含:于存储单元区及周边电路区形成相同深度的浅沟渠隔离结构,该深度为2400至2700埃;形成非自行对准的栅极结构;进行自行对准源极制程;以及形成共源极区及复数个漏极区。借此制作方法,可达到组件间的高集成度,并可使多层单元或非型闪存具有较佳热预算(thermal budget)及较佳的剂量控制进而提升生产良率。 | ||
搜索关键词: | 多层 单元 闪存 制作方法 | ||
【主权项】:
一种多层单元或非型闪存的制作方法,其特征在于,其包含以下步骤:形成复数个第一浅沟渠隔离结构与复数个第二浅沟渠隔离结构于一基底上,所述第一浅沟渠隔离结构位于一存储单元区中,所述第二浅沟渠隔离结构位于一周边电路区中,且所述第一浅沟渠隔离结构的深度等于所述第二浅沟渠隔离结构的深度,其中,所述第一及二浅沟渠隔离结构的深度为2400至2700埃;形成复数个栅极堆栈结构于该存储单元区中,所述栅极堆栈结构的走向与所述第一浅沟渠隔离结构垂直;进行一自行对准源极制程,以除去位于每一对相邻的所述栅极堆栈结构之间的所述第一浅沟渠隔离结构;以及形成一共源极区于每一对相邻的所述栅极堆栈结构之间的该基底中,以及形成复数个漏极区于每一所述栅极堆栈结构的另一侧的该基底中,其中所述漏极区是以所述第一浅沟渠隔离结构相隔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宜扬科技股份有限公司,未经宜扬科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010252763.7/,转载请声明来源钻瓜专利网。
- 上一篇:带可调焦激光照明器的摄像机
- 下一篇:红外线防干烧高效炉头
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造