[发明专利]自动校准分数型锁相回路的快速锁相系统

摘要

本发明涉及一种自动校准分数型锁相回路的快速锁相系统，针对目前的FLL(频率锁定回路)提供一个第二反馈回路，使得信号在频率锁定回路切断，系统进入相位锁定回路模式前依循N倍分频器-相频检测器-电荷泵-回路滤波器的路径传输，直到到达所需的锁定条件。该回路将FLL DAC输出电压与回路滤波器输出电压比较，根据比较结果去调整分频器的除数。第二反馈回路稳定后，回路滤波器输出的电压将与驱动压控振荡器达到锁频所需的电压值相等，相频检测器输入端的相位差对电荷泵产生一个零平均电流。当此情况达成，该回路已经处于相位锁定，且从频率锁定回路模式到相位锁定回路模式的锁定过渡时间将达最短。

主权项

一种锁相回路，包括：一分频器，用以根据一除数产生一除频频率；一相频检测器，耦接于该分频器，用以接收该除频频率和一参考频率，并藉由对该除频频率与该参考频率作比较，以产生一相频检测器输出信号；一电荷泵，耦接于该相频检测器，用以接收该相频检测器输出信号并产生一电荷泵输出信号；一回路滤波器，耦接于该电荷泵，用以接收该电荷泵输出信号，并产生一回路滤波器输出信号；一压控振荡器，耦接于该回路滤波器和该分频器，用以产生一压控振荡器信号；一控制电路，耦接于该压控振荡器和该分频器，用以接收该压控振荡器信号、该除频频率以及该参考频率，以产生一个补偿电压输出信号；及一比较器，耦接于该控制电路与该回路滤波器，用以比较该补偿电压输出信号与该回路滤波器输出信号，以产生一比较结果；其中，该控制电路根据该比较结果对该除数进行调节。