[发明专利]N型射频LDMOS的制造方法有效
申请号: | 201010257297.1 | 申请日: | 2010-08-19 |
公开(公告)号: | CN102376570A | 公开(公告)日: | 2012-03-14 |
发明(设计)人: | 钱文生;韩峰;王海军 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/335 | 分类号: | H01L21/335;H01L21/265 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种N型射频LDMOS的制造方法,包括步骤:在硅衬底上形成第一层P型外延层并进行P型沉阱的P型杂质离子注入;在第一层P型外延层的全部区域进行N型埋层的N型杂质离子注入;生长多层中间P型外延层和最顶层P型外延层;中间P型外延层生长后都重复步骤一和步骤二的注入工艺进行离子注入;最顶层P型外延层生长后重复步骤一的注入工艺进行离子注入;进行退火推进,形成P型沉阱和在各P型外延层界面处形成N型埋层。形成所述N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。本发明方法能显著改善器件的击穿特性且不受外延层厚度增加的限制、还具有工艺成本低、可调节性和适用性强的特点。 | ||
搜索关键词: | 射频 ldmos 制造 方法 | ||
【主权项】:
一种N型射频LDMOS的制造方法,其特征在于,包括如下步骤:步骤一、在一P型硅衬底上形成第一层P型外延层,在所述第一层P型外延层中形成P型沉阱的区域进行所述P型沉阱的P型杂质离子注入;步骤二、在所述第一层P型外延层的全部区域进行N型埋层的N型杂质离子注入;步骤三、重复步骤中的所述第一层P型外延层的生长工艺在所述第一层P型外延层上重复生长多层中间P型外延层和最顶层P型外延层;每层所述中间P型外延层生长后都重复步骤一中的所述P型沉阱的P型杂质离子注入工艺和步骤二中的所述N型埋层的N型杂质离子注入工艺对每层所述中间P型外延层进行离子注入;所述最顶层P型外延层生长后重复步骤一中的所述P型沉阱的P型杂质离子注入工艺对所述最顶层P型外延层进行离子注入;步骤四、对所述P型硅衬底进行退火推进,形成所述P型沉阱和在各P型外延层界面处形成所述N型埋层;步骤五、形成所述N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010257297.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造