[发明专利]一种低功耗的动态随机存储器有效
| 申请号： | 201010258768.0 | 申请日： | 2010-08-20 |
| 公开（公告）号： | CN102376348A | 公开（公告）日： | 2012-03-14 |
| 发明（设计）人： | 吴玉平;陈岚;叶甜春 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063 |
| 代理公司： | 北京市德权律师事务所 11302 | 代理人： | 王建国 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种低功耗的动态随机存储器，属于集成电路设计技术领域。所述动态随机存储器包括地址输入缓冲寄存器、行地址译码器、列地址译码器、存储阵列分组、灵敏放大器、读写控制电路、输入缓冲器、输出锁存器、输出缓冲器、刷新控制电路、时钟发生器、存储阵列分组加电/断电状态控制寄存器和存储阵列分组加电/断电电路。本发明低功耗的动态随机存储器在芯片加电时，存储阵列分组、灵敏放大器并不全是处于工作状态，而是受到存储阵列分组加电/断电状态控制寄存器的控制，从而可以实现动态随机存储器的低功耗。 | ||
| 搜索关键词： | 一种 功耗 动态 随机 存储器 | ||
【主权项】：
一种低功耗的动态随机存储器，所述动态随机存储器包括地址输入缓冲寄存器、行地址译码器、列地址译码器、存储阵列分组、灵敏放大器、读写控制电路、输入缓冲器、输出锁存器、输出缓冲器、刷新控制电路和时钟发生器；所述地址输入缓冲寄存器分别与行地址译码器、列地址译码器及读写控制电路相连；所述行地址译码器和列地址译码器均与所述存储阵列分组相连，所述存储阵列分组和灵敏放大器相连，所述灵敏放大器和读写控制电路相连，所述读写控制电路分别与输入缓冲器和输出锁存器相连，所述输出锁存器和输出缓冲器相连，所述刷新控制电路和存储阵列分组相连，所述时钟发生器用于为动态随机存储器提供时钟信号，其特征在于，所述动态随机存储器还包括存储阵列分组加电/断电状态控制寄存器、存储阵列分组加电/断电开关电路和灵敏放大器加电/断电开关电路，所述刷新控制电路分别与存储阵列分组和存储阵列分组加电/断电状态控制寄存器相连，所述存储阵列分组加电/断电状态控制寄存器分别与存储阵列分组加电/断电开关电路和灵敏放大器加电/断电开关电路相连，所述存储阵列分组加电/断电状态控制寄存器用于通过存储阵列分组加电/断电开关电路和灵敏放大器加电/断电开关电路分别控制存储阵列分组及灵敏放大器的加电/断电状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010258768.0/，转载请声明来源钻瓜专利网。
