[发明专利]一种基于FPGA的SFI4.1装置有效
| 申请号： | 201010274971.7 | 申请日： | 2010-09-08 |
| 公开（公告）号： | CN101951313A | 公开（公告）日： | 2011-01-19 |
| 发明（设计）人： | 钟永波;陈飞月 | 申请（专利权）人： | 烽火通信科技股份有限公司 |
| 主分类号： | H04L7/04 | 分类号： | H04L7/04;H04B10/12 |
| 代理公司： | 北京捷诚信通专利事务所(普通合伙) 11221 | 代理人： | 魏殿绅;庞炳良 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA的SFI4.1装置，该装置内用FPGA实现SFI4.1接口，通过SFI4.1接口分别连接FPGA器件与OTN系统中ASIC芯片，在ASIC芯片和FPGA器件上共用参考时钟REFCLK，且数据发送方向的发送时钟均直接采用参考时钟REFCLK，接收方向的接收时钟则直接采用随路时钟处理。本发明实现了高速源同步数据在FPGA器件内部的正确接收与发送，将OIF提出的串并行转换器与成帧器间并行接口(SFI4.1)采用FPGA器件的资源实现，便于在FPGA器件内部对采用SFI4.1传输的10G源同步并行总线信号进行处理，实际使用中增强了系统处理ODU2信号的灵活性，进一步满足了设备的实际要求，同时为今后的源同步接口设计提供技术积累。 | ||
| 搜索关键词： | 一种 基于 fpga sfi4 装置 | ||
【主权项】：
一种基于FPGA的SFI4.1装置，其特征在于：该装置内用FPGA实现SFI4.1接口，通过SFI4.1接口分别连接FPGA器件与OTN系统中ASIC芯片，在ASIC芯片和FPGA器件上共用参考时钟REFCLK，且数据发送方向的发送时钟均直接采用参考时钟REFCLK，接收方向的接收时钟则直接采用随路时钟处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于烽火通信科技股份有限公司，未经烽火通信科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010274971.7/，转载请声明来源钻瓜专利网。
