[发明专利]自举采样开关电路和自举电路

摘要

本发明提供自举采样开关电路和自举电路，自举电路包括：二极管D1、充电电容C1、反相器、第三PMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7及第八NMOS管M8；反相器的输入端连接CLK，输出端连接M3栅极和M4栅极；M3源极连接VDD，M4源极连接Vin，M3漏极和M4的漏极相连；M5源极接Vin，M5栅极接Vboot，M5漏极接M6漏极和电容的一板；M6栅极连接CLK，M6源极连接GND；D1正端连接VDD，D1负端连接C1第二板和M7源极；M7栅极与M3漏极相连，M7漏极和M8源极连接Vboot；M8栅极连接VDD，M8漏极与反相器输出端相连。

主权项

一种自举采样开关电路，其特征在于，包括：自举电路和第九NMOS晶体管；所述自举电路输入时钟信号CLK和待采样信号Vin，输出第一信号Vboot；第九NMOS晶体管的源极连接待采样信号Vin，第九NMOS晶体管的栅极连接所述第一信号Vboot，第九NMOS晶体管的漏极输出第二信号Vout；所述自举电路包括：二极管、充电电容、反相器、第三PMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七PMOS晶体管以及第八NMOS晶体管；所述反相器的输入端连接时钟信号CLK，所述反相器的输出端分别连接第三PMOS晶体管的栅极和第四NMOS晶体管的栅极；第三PMOS晶体管的源极连接电源电压VDD，第四NMOS晶体管的源极连接待采样信号Vin，第三PMOS晶体管的漏极和第四NMOS晶体管的漏极相连；第五NMOS晶体管的源极连接待采样信号Vin，第五NMOS晶体管的栅极连接第一信号Vboot，第五NMOS晶体管的漏极分别连接第六NMOS晶体管的漏极和充电电容的第一极板；第六NMOS晶体管的栅极连接时钟信号CLK，第六NMOS晶体管的源极连接地信号GND；二极管的正向端连接电源电压VDD，二极管的负向端分别连接充电电容的第二极板和第七PMOS晶体管的源极；第七PMOS晶体管的栅极与第三PMOS晶体管的漏极相连，第七PMOS晶体管的漏极和第八NMOS晶体管的源极均连接第一信号Vboot；第八NMOS晶体管的栅极连接电源电压VDD，第八NMOS晶体管的漏极与反相器的输出端相连。