[发明专利]CMOS晶体管的制作方法无效

专利信息
申请号: 201010299348.7 申请日: 2010-09-25
公开(公告)号: CN102420185A 公开(公告)日: 2012-04-18
发明(设计)人: 吴金刚;黄晓辉 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 骆苏华
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种CMOS晶体管的制作方法,包括:提供半导体衬底,所述半导体衬底包括第一掺杂区与第二掺杂区,所述第一掺杂区上形成有第一金属栅极,第二掺杂区上形成有第二牺牲栅极结构,所述第一金属栅极与第二牺牲栅极结构周围形成有介电保护层;在所述半导体衬底上形成保护帽层,所述保护帽层采用氧化硅;部分刻蚀所述保护帽层,露出第二牺牲栅极结构的牺牲栅;移除所述第二牺牲栅极结构的牺牲栅以形成第二栅极开口,在所述第二栅极开口中形成高K栅介电层与第二金属栅极。本发明采用氧化硅作为第一金属栅极上方的保护帽层,所述氧化硅的保护帽层易于从栅极表面移除,且不会对后续形成的栅介电层造成污染,使得器件的可靠性得到提高。
搜索关键词: cmos 晶体管 制作方法
【主权项】:
一种CMOS晶体管的制作方法,采用栅极替换工艺制作栅极,其特征在于,包括:提供半导体衬底,所述半导体衬底包括第一掺杂区与第二掺杂区,所述第一掺杂区与第二掺杂区上分别形成有第一牺牲栅极结构与第二牺牲栅极结构,所述第一牺牲栅极结构与第二牺牲栅极结构包含有伪栅介电层、牺牲栅以及硬掩膜层;在所述半导体衬底上形成介电保护层,所述介电保护层覆盖第一牺牲栅极结构与第二牺牲栅极结构;平坦化所述介电保护层并移除所述硬掩膜层,直至露出牺牲栅表面;移除所述第一牺牲栅极结构的牺牲栅以形成第一栅极开口,在所述第一栅极开口中形成高K栅介电层与第一金属栅极;在所述半导体衬底上形成保护帽层,所述保护帽层采用氧化硅;部分刻蚀所述保护帽层,露出第二牺牲栅极结构的牺牲栅;移除所述第二牺牲栅极结构的牺牲栅以形成第二栅极开口,在所述第二栅极开口中形成高K栅介电层与第二金属栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010299348.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top