[发明专利]一种数字延迟锁相环电路无效
| 申请号： | 201010502274.2 | 申请日： | 2010-10-11 |
| 公开（公告）号： | CN101951260A | 公开（公告）日： | 2011-01-19 |
| 发明（设计）人： | 叶波 | 申请（专利权）人： | 上海电力学院 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08 |
| 代理公司： | 上海申汇专利代理有限公司 31001 | 代理人： | 吴宝根 |
| 地址： | 200090 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种数字延迟锁相环电路，增加了时钟分频器、初始延迟控制电路，同时改进了移位寄存器，数字延迟线的每个延迟单元由改进的移位寄存器的输出信号控制，鉴相器比较输入时钟CLKIN和延迟后的输出时钟CLKOUT的相位，根据相位比较结果控制改进的移位寄存器移位，初始延迟控制电路测量开机时输入时钟CLKIN到输出时钟CLKOUT的延迟时间后产生置位信号对改进的移位寄存器进行置位，输入时钟CLKIN经过时钟分频器分频后输出作为改进的移位寄存器的输入时钟。此电路解决了传统的DLL结构锁定速度慢和误锁的问题，并且有比较宽的频率范围，有助于提高芯片成品率。 | ||
| 搜索关键词： | 一种 数字 延迟 锁相环 电路 | ||
【主权项】：
一种数字延迟锁相环电路，其特征在于，包括数字延迟线、鉴相器、时钟分频器、改进的移位寄存器、初始延迟控制电路，数字延迟线由K个相同的延迟单元组成，K为自然数，每个延迟单元由改进的移位寄存器的输出信号控制，鉴相器比较输入时钟CLKIN和延迟后的输出时钟CLKOUT的相位，根据相位比较结果控制改进的移位寄存器移位，初始延迟控制电路测量开机时输入时钟CLKIN到输出时钟CLKOUT的延迟时间后产生置位信号对改进的移位寄存器进行置位，输入时钟CLKIN经过时钟分频器分频后输出作为改进的移位寄存器的输入时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海电力学院，未经上海电力学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010502274.2/，转载请声明来源钻瓜专利网。
- 上一篇：服务器物理位置标记方法、设备及系统
- 下一篇：一种失调消除的采样保持电路
