[发明专利]阵列基板及其制造方法有效
申请号: | 201010523192.6 | 申请日: | 2010-10-22 |
公开(公告)号: | CN102456620A | 公开(公告)日: | 2012-05-16 |
发明(设计)人: | 秦纬 | 申请(专利权)人: | 北京京东方光电科技有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L21/027;H01L27/12;G02F1/1362 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 刘芳 |
地址: | 100176 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种阵列基板及其制造方法。本发明在阵列基板的制造过程中,只采用了三次掩模工艺,第一次是在形成栅线、栅电极和栅线引线的工艺过程中,第二次是在形成TFT沟道的工艺过程中,第三次是在形成像素电极的工艺工程中。本发明通过三次掩模,四次刻蚀可以完成阵列基板的制备,简化了阵列基板的制备流程,降低了阵列基板的制造成本。 | ||
搜索关键词: | 阵列 及其 制造 方法 | ||
【主权项】:
一种阵列基板的制造方法,其特征在于,包括:在衬底基板上形成栅金属薄膜,在所述栅金属薄膜上涂覆光刻胶,并采用双色调掩膜板对光刻胶进行曝光显影,形成包括第一厚度区域、第二厚度区域和完全去除区域的光刻胶图案,所述第一厚度区域的光刻胶图案至少位于栅线区域上方,所述第二厚度区域的光刻胶图案位于栅线引线连接区域上方,且第一厚度小于第二厚度;进行刻蚀,刻蚀掉完全去除区域对应的栅金属薄膜,形成包括栅线、栅电极和栅线引线的图案,并按照所述第一厚度区域光刻胶的第一厚度灰化去除光刻胶;在形成上述图案的衬底基板上连续沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜,在所述源漏金属薄膜上涂覆光刻胶,并采用双色调掩膜板对光刻胶进行曝光显影,形成包括第三厚度区域、第四厚度区域和完全去除区域的光刻胶图案,所述第三厚度区域的光刻胶图案至少位于源漏电极区域和数据线引线连接区域上方,所述第四厚度区域的光刻胶图案位于沟道区域上方,且第四厚度小于第三厚度;进行刻蚀,刻蚀掉完全去除区域对应的半导体层薄膜、掺杂半导体层薄膜和源漏金属薄膜,并按照所述第四厚度区域光刻胶的第四厚度灰化去除光刻胶;进行刻蚀,刻蚀掉沟道区域的源漏金属薄膜和部分有源层薄膜,形成TFT沟道;并将剩余的光刻胶图案以及栅线引线连接区域上方的栅金属薄膜和光刻胶剥离;在形成上述图案的衬底基板上通过光刻工艺形成像素电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010523192.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造