[发明专利]集成电路组件及其制造方法

摘要

本发明揭示一种集成电路组件及此集成电路组件的制造方法。所揭示的方法提供集成电路组件在表面近接与顶端深度的改量控制。在一实施例中，此方法通过形成轻掺杂源极与漏极(LDD)区来达成改良的控制，此LDD区作为一蚀刻终止。此LDD区可在进行来形成一凹陷于基材中的蚀刻工艺期间作为蚀刻终止，此凹陷定义出此组件的源极与漏极区。

主权项

一种集成电路组件的制造方法，其特征在于，包含：提供一半导体基材；形成一栅极结构于该半导体基材上方；形成一轻掺杂源极与漏极区于该半导体基材中，且该轻掺杂源极与漏极区位于该栅极结构的两侧；形成多个偏移间隙壁于该栅极结构的多个侧壁上；移除该栅极结构的任一侧的该半导体基材的多个部分，包含该轻掺杂源极与漏极区的多个部分，借以在该半导体基材中形成一第一凹陷；磊晶成长一第一半导体材料，以填充该第一凹陷，借此形成多个磊晶特征；形成该栅极结构的多个主间隙壁；移除该栅极结构的任一侧的该半导体基材的多个部分，包含该些磊晶特征的多个部分，借以在该半导体基材中形成一第二凹陷，该第二凹陷在该半导体基材中定义出一源极与漏极区；以及磊晶成长一第二半导体材料，以填充该第二凹陷，该第二半导体材料不同于该第一半导体材料。