[发明专利]一种具有沟槽的半导体结构的形成方法无效
| 申请号： | 201010543843.8 | 申请日： | 2010-11-15 |
| 公开（公告）号： | CN102468133A | 公开（公告）日： | 2012-05-23 |
| 发明（设计）人： | 缪燕;季伟 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/20;H01L21/304;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 王函 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种具有沟槽的半导体结构的形成方法，包括如下步骤：(1)在硅衬底上依次生长第一外延层和介质膜，然后在该第一外延层刻蚀深沟槽；(2)利用选择性外延工艺在沟槽内填充第二外延层；该第二外延层的导电类型与第一外延层相反；(3)利用非选择性外延工艺生长第三外延层覆盖整个硅片表面；(4)用化学机械研磨进行表面平坦化，并停止在介质膜上；(5)去除介质膜，形成P型和N型交替排列的半导体结构。采用本发明方法能降低后续化学机械研磨的复杂度。 | ||
| 搜索关键词： | 一种 具有 沟槽 半导体 结构 形成 方法 | ||
【主权项】：
一种具有沟槽的半导体结构的形成方法，其特征在于，包括如下步骤：(1)在硅衬底上依次生长第一外延层和介质膜，然后在该第一外延层刻蚀深沟槽；(2)利用选择性外延工艺在沟槽内填充第二外延层；该第二外延层的导电类型与第一外延层相反；(3)利用非选择性外延工艺生长第三外延层覆盖整个硅片表面；(4)用化学机械研磨进行表面平坦化，并停止在介质膜上；(5)去除介质膜，形成P型和N型交替排列的半导体结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010543843.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
