[发明专利]多层电路板、用于制造该多层电路板的方法以及电子设备无效
| 申请号： | 201010575639.4 | 申请日： | 2010-12-06 |
| 公开（公告）号： | CN102088825A | 公开（公告）日： | 2011-06-08 |
| 发明（设计）人： | 武富信雄;菊池俊一;中村直树;畑中清之;杉野成;金井亮 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H05K3/46 | 分类号： | H05K3/46;H05K1/00 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 李辉;黄纶伟 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 多层电路板、用于制造该多层电路板的方法以及电子设备。该用于制造多层电路板的方法包括以下步骤：对第一内层基板和第二内层基板进行并排设置，在所述第一内层基板中交替层叠第一绝缘层和第一导体层，在所述第二内层基板中交替层叠第二绝缘层和第二导体层。第二内层基板的层数大于第一内层基板的层数。并排设置的第一内层基板和第二内层基板在厚度方向上放置在一对第三绝缘层之间。在沿所述厚度方向对所述一对第三绝缘层加压并加热。在该对第三绝缘层的表面上形成导体图案。 | ||
| 搜索关键词： | 多层 电路板 用于 制造 方法 以及 电子设备 | ||
【主权项】：
一种用于制造多层电路板的方法，所述方法包括以下步骤：将第一内层基板和第二内层基板并排设置，其中在所述第一内层基板中第一绝缘层和第一导体层交替层叠，在所述第二内层基板中第二绝缘层和第二导体层交替层叠，其中所述第二内层基板的层数大于所述第一内层基板的层数；将并排设置的所述第一内层基板和所述第二内层基板在厚度方向上布置在一对第三绝缘层之间；沿所述厚度方向对所述一对第三绝缘层加压并加热；并且在所述一对第三绝缘层的表面上形成导体图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010575639.4/，转载请声明来源钻瓜专利网。
- 上一篇：原油管输工艺过程模拟与自动化测试方法和系统
- 下一篇：草皮保护垫
