[发明专利]具有互补钟控开关本体NMOS-PMOS伪元件的开关本体NMOS-PMOS开关

摘要

采样保持馈电开关，具有并联的PMOS分支和并联的NMOS分支，每个从输入节点延伸至与保持电容器连接的输出节点。每个PMOS分支具有与相匹配的PMOS伪FET连接的PMOS开关FET，以及每个NMOS分支具有与相匹配的NMOS伪FET连接的NMOS开关FET。采样时钟将PMOS开关FET接通和断开，同步反采样时钟产生PMOS伪FET的互补的on-off切换。同时，同步反采样时钟将NMOS开关FET接通和断开，以及采样时钟产生NMOS伪FET的互补的on-off切换。偏置序列电路以互补的方式偏置PMOS开关FET的本体和PMOS伪FET的本体，也以互补的方式偏置NMOS开关FET的本体和NMOS伪FET的本体。PMOS伪FET的on-off切换注入抵消了通过PMOS信号开关FET注入的电荷的电荷，以及注入抵消了通过PMOS信号开关FET注入的伪信号脉冲的伪信号脉冲。NMOS伪FET的on-off切换注入抵消了通过NMOS信号开关FET注入的电荷的电荷，以及注入抵消了通过NMOS信号开关FET注入的伪信号脉冲的伪信号脉冲。

主权项

一种采样/保持馈电开关，用于可切换地将接收输入信号的输入节点与输出节点连接和隔离，所述输出节点能够与用于保持输入信号的采样的采样电容器连接，所述采样/保持馈电开关包括：第一PMOS信号支路和第二PMOS信号支路，所述PMOS信号支路中的每一个从输入节点延伸至输出节点、并具有与相应的PMOS伪FET连接的PMOS开关FET，所述PMOS开关FET中的每一个和所述PMOS伪FET中的每一个具有各自的栅极和各自的本体；第一NMOS信号支路和第二NMOS信号支路，所述NMOS信号支路中的每一个从输入节点延伸至输出节点、并具有与相应的NMOS伪FET连接的NMOS开关FET，所述NMOS开关FET中的每一个和所述NMOS伪FET中的每一个具有各自的栅极和各自的本体；以及时钟分发电路，被配置为：接收在GND电压与VDD电压之间切换的时钟信号CLK，并将所述CLK分发至所述PMOS开关FET的栅极和所述NMOS伪FET的栅极；以及接收所述CLK的反信号NCLK，并将所述NCLK分发至所述PMOS伪FET的栅极和所述NMOS开关FET的栅极；以及FET偏置序列电路，被配置为：接收所述CLK和所述NCLK，以及接收输入节点上的信号电压和输出节点上的保持电压；以及与所述CLK同步地，在不同的操作模式下，将PMOS开关FET的本体、NMOS开关FET的本体、PMOS伪FET的本体、以及NMOS伪FET的本体偏置为不同的偏置电平。