[发明专利]一种可编程差动连续时间预加重驱动器

摘要

本发明涉及一种可编程差动连续时间预加重驱动器，第一晶体管和第二晶体管的栅极为差动信号输入端，第一晶体管的漏极与第一负载的连接点和第二晶体管的漏极与第二负载的连接点为差动信号输出端；在第一晶体管的源极和第二晶体管的源极之间设有并联的一个电容和一个电阻，至少一个可编程电阻单元连接在第一晶体管的源极和第二晶体管的源极之间，第一、二晶体管的源极和地(或和电源)之间，均设有一个恒流源和至少一个并联的可编程恒流源单元。本发明所述的可编程差动连续时间预加重驱动器，不需要额外的时钟控制电路，或者数据信号延迟产生电路，也不需要任何的针对将要预加重的数据信号的选择开关控制电路，极大地简化了设计的复杂度，具有低噪声，简单易行的优点。

主权项

一种可编程差动连续时间预加重驱动器，其特征在于：将差动输入数据信号VIP、VIN，分别加载到第一晶体管和第二晶体管的栅极，此即差动信号输入端，差动输入数据信号VIP经过放大后在第一晶体管的漏极与第一负载的连接点输出为信号VON，差动输入数据信号VIN经过放大后在第二晶体管的漏极与第二负载的连接点输出为信号VOP，此即差动信号输出端；在第一晶体管的源极和第二晶体管的源极之间设有并联的一个电容和一个电阻，至少一个可编程电阻单元连接在第一晶体管的源极和第二晶体管的源极之间，一个恒流源和至少一个可编程恒流源单元并联后连接在第一晶体管的源极和地之间，一个恒流源和至少一个可编程恒流源单元并联后连接在第二晶体管的源极和地之间，或：一个恒流源和至少一个可编程恒流源单元并联后连接在第一晶体管的源极和电源之间，一个恒流源和至少一个可编程恒流源单元并联后连接在第二晶体管的源极和电源之间。