[发明专利]信息处理器无效
| 申请号： | 201010588214.7 | 申请日： | 2010-12-15 |
| 公开（公告）号： | CN102540937A | 公开（公告）日： | 2012-07-04 |
| 发明（设计）人： | 陈飞;饶兴桥;何叶;邓小群 | 申请（专利权）人： | 贵州航天控制技术有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 贵州国防工业专利中心 52001 | 代理人： | 谷庆红 |
| 地址： | 550009 贵州*** | 国省代码： | 贵州;52 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种信息处理器，包括DSP数字信号处理器，以及由FPGA实现的并行接口控制器、串行接口控制器、逻辑译码控制器和存储器，信息处理器以数字信号处理器为计算控制中心，由并行接口控制器和串行接口控制器在DSP控制下实时对外围设备进行信息交换，逻辑译码控制器实现处理器外围接口器件的存储分配，存储器用于缓存并行接口或串行接口信息交换的数据。本发明利用FPGA来构建信息处理器中的并行接口控制器、串行接口控制器、逻辑译码控制器和存储器等专用器件，提高了信息处理器的性能、工作可靠性和使用维护性，减小了信息处理器的体积，降低了成本。 | ||
| 搜索关键词： | 信息 处理器 | ||
【主权项】：
一种信息处理器，包括DSP数字信号处理器，其特征在于：还包括由FPGA实现的并行接口控制器、串行接口控制器、逻辑译码控制器和FIFO存储器，信息处理器以数字信号处理器为计算控制中心，由并行接口控制器和串行接口控制器在DSP控制下实时对外围设备进行信息交换，逻辑译码控制器实现处理器外围接口器件的存储分配，FIFO存储器用于缓存并行接口或串行接口信息交换的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于贵州航天控制技术有限公司，未经贵州航天控制技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010588214.7/，转载请声明来源钻瓜专利网。
- 上一篇：电动车均衡充电器限流电路
- 下一篇：自藕降压起动柜
- 信息记录介质、信息记录方法、信息记录设备、信息再现方法和信息再现设备
- 信息记录装置、信息记录方法、信息记录介质、信息复制装置和信息复制方法
- 信息记录装置、信息再现装置、信息记录方法、信息再现方法、信息记录程序、信息再现程序、以及信息记录介质
- 信息记录装置、信息再现装置、信息记录方法、信息再现方法、信息记录程序、信息再现程序、以及信息记录介质
- 信息记录设备、信息重放设备、信息记录方法、信息重放方法、以及信息记录介质
- 信息存储介质、信息记录方法、信息重放方法、信息记录设备、以及信息重放设备
- 信息存储介质、信息记录方法、信息回放方法、信息记录设备和信息回放设备
- 信息记录介质、信息记录方法、信息记录装置、信息再现方法和信息再现装置
- 信息终端，信息终端的信息呈现方法和信息呈现程序
- 信息创建、信息发送方法及信息创建、信息发送装置
