[发明专利]一种全数字时钟产生电路及全数字时钟产生方法有效
| 申请号： | 201010599334.7 | 申请日： | 2010-12-22 |
| 公开（公告）号： | CN102064826A | 公开（公告）日： | 2011-05-18 |
| 发明（设计）人： | 孙俊;殷燕芬 | 申请（专利权）人： | 烽火通信科技股份有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 北京捷诚信通专利事务所(普通合伙) 11221 | 代理人： | 魏殿绅;庞炳良 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种全数字时钟产生电路及全数字时钟产生方法，电路的输入方向包含一输入时钟Fi，输出方向包含一输出时钟Fo，输入时钟Fi连接到Nk分频单元，Nk分频单元连接到时标产生单元，时标产生单元的基准输入来自参考时钟Fr单元；输出时钟Fo连接到相位比较时钟恢复单元，相位比较时钟恢复单元的两个输入分别来自时标缓存单元和参考时钟Frj单元，时标缓存单元的基准输入来自参考时钟Frj单元，时标产生单元和时标缓存单元间由时标传送通道连通。本发明所述方法，在只使用基本数字逻辑电路资源条件下，实现任意正有理数的分频与倍频处理，提供满足系统应用要求的各种频率的同步时钟输出，无需单独配置锁相环路专用模块。 | ||
| 搜索关键词： | 一种 数字 时钟 产生 电路 方法 | ||
【主权项】：
一种全数字时钟产生电路，其特征在于，采用全数字逻辑电路，其结构如下：电路的输入方向(10)包含一输入时钟Fi单元(101)，电路的输出方向(30)包含一输出时钟Fo单元(304)；输入时钟Fi单元(101)产生输入时钟Fi，输出时钟Fo单元(304)对外提供输出时钟Fo；输入时钟Fi单元(101)的输出连接到Nk分频单元(103)的输入，Nk分频单元(103)的输出连接到时标产生单元(104)的输入，时标产生单元(104)的基准输入来自参考时钟Fr单元(102)；时标产生单元(104)通过时标传送通道(20)与电路的输出方向(30)中的时标缓存单元(302)连通，时标缓存单元(302)的基准输入来自参考时钟Frj单元(301)，时标缓存单元(302)的输出、参考时钟Frj单元(301)分别和相位比较时钟恢复单元(303)的一个输入连接，相位比较时钟恢复单元(303)的输出连接到输出时钟Fo单元(304)的输入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于烽火通信科技股份有限公司，未经烽火通信科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010599334.7/，转载请声明来源钻瓜专利网。
