[发明专利]一种针对失调消除电路的集成电路布局方法

摘要

本发明涉及一种针对失调消除电路的集成电路布局方法。本发明首先在电容下方放置金属，并对该电容做后仿真实验，以获得该电容的单位面积电容值；以及将电阻设计成宽度为光刻机可实现电阻的最小宽度，并对该电阻做后仿真实验，以获得该电阻的方块电阻值。然后根据用户所需截止频率，以及根据该单位面积电容值、方块电阻值，计算得到电容的最小占用面积、电阻的最小占用面积。最后根据该电容最小占用面积来布置电容，并在该电容下方放置若干层金属，并且在最底层金属的正下方布置电阻，且该电阻宽度为光刻机可实现电阻的最小宽度。本发明大大减小了集成电路占用面积，降低了成本，能够广泛应用于失调消除电路等需要大电容值、大电阻值的电路中。

主权项

一种集成电路布局方法，其特征在于，包括：步骤a，在电容下方放置金属，并对该电容做后仿真实验，以获得该电容的单位面积电容值；以及将电阻设计成宽度为光刻机可实现电阻的最小宽度，并对该电阻做后仿真实验，以获得该电阻的方块电阻值；步骤b，根据用户所需截止频率，以及根据步骤a所获得的单位面积电容值、方块电阻值，计算得到电容的最小占用面积、电阻的最小占用面积；步骤c，根据该电容最小占用面积来布置电容，并在该电容下方放置若干层金属，并且在最底层金属的正下方布置电阻，且该电阻宽度为光刻机可实现电阻的最小宽度；其中，该电容占用面积与该电阻占用面积相等。