[发明专利]一种高动态捷联惯性导航并行计算装置有效
| 申请号： | 201010608522.1 | 申请日： | 2010-12-28 |
| 公开（公告）号： | CN102128624A | 公开（公告）日： | 2011-07-20 |
| 发明（设计）人： | 马龙华;孙国栋;吴铁军 | 申请（专利权）人： | 浙江大学 |
| 主分类号： | G01C21/16 | 分类号： | G01C21/16 |
| 代理公司： | 杭州天勤知识产权代理有限公司 33224 | 代理人： | 胡红娟 |
| 地址： | 310027 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高动态捷联惯性导航的并行计算装置，由FPGA芯片、电源电路、配置电路、信号采集电路和信号输出电路组成，FPGA芯片集成了数据采集模块、初始对准模块、并行导航解算模块、通信模块；光纤陀螺、石英挠性加速度计及GPS接收机的输出信号经信号采集电路输入到FPGA芯片的数据采集模块，对信号预处理并发送至初始对准模块和并行导航解算模块，初始对准模块将计算得到的导航参数初始值发送至并行导航解算模块并在并行导航解算模块内对导航参数进行更新计算，解算后将导航信息送至通信模块，经信号输出电路将信号发送至其他设备。本发明装置大大加快了SINS导航解算算法的计算速率，提高了SINS的导航精度。 | ||
| 搜索关键词： | 一种 动态 惯性 导航 并行 计算 装置 | ||
【主权项】：
一种高动态捷联惯性导航并行计算装置，由FPGA芯片、电源电路、配置电路、信号采集电路和信号输出电路组成，其特征在于：所述的FPGA芯片集成了数据采集模块、初始对准模块、并行导航解算模块、通信模块；所述的配置电路为：当FPGA芯片上电后，自动将片外非易失性存储器中的配置比特流读入FPGA的静态内存中，实现内部结构映射；所述的信号采集电路采集来自光纤陀螺、石英挠性加速度计及GPS接收机的输出信号并输入到FPGA芯片的数据采集模块；所述的数据采集模块将对信号预处理并发送至初始对准模块与并行导航解算模块，初始对准模块将计算得到的导航参数初始值发送至并行导航解算模块并在并行导航解算模块内对导航参数进行更新计算，解算后将导航信息送至通信模块，最后由通信模块经信号输出电路将信号发送至其他设备。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学，未经浙江大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010608522.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种完全分离型油、气、水多相流量计
- 下一篇：磁环定位观测路基横剖沉降的方法
