[发明专利]用于构建用于集成电路设计的时钟树的方法和装置有效
| 申请号： | 201010612330.8 | 申请日： | 2010-12-20 |
| 公开（公告）号： | CN102567557A | 公开（公告）日： | 2012-07-11 |
| 发明（设计）人： | 江国范;林一帆;刘洋;杨浩 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 于静;张亚非 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种用于构建用于集成电路设计的时钟树的方法和装置，该方法包括：通过对经过布局的网表进行时序分析，提取出该网表中的时序器件之间的路径时延；以及根据所述时序器件之间的路径时延构建驱动所述时序器件的时钟树，使得任意两个时序器件之间的路径时延与该两个时序器件的时钟树分叉权重的乘积之和最小化，其中，两个时序器件的时钟树分叉权重与该时钟树相对于该两个时序器件的分叉点距离该对时序器件的时钟树级数正相关。 | ||
| 搜索关键词： | 用于 构建 集成电路设计 时钟 方法 装置 | ||
【主权项】：
一种用于构建用于集成电路设计的时钟树的方法，包括：通过对经过布局的网表进行时序分析，提取出该网表中的时序器件之间的路径时延；以及根据所述时序器件之间的路径时延构建驱动所述时序器件的时钟树，使得任意两个时序器件之间的路径时延与该两个时序器件的时钟树分叉权重的乘积之和最小化，其中，两个时序器件的时钟树分叉权重与该时钟树相对于该两个时序器件的分叉点距离该两个时序器件的时钟树级数正相关。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010612330.8/，转载请声明来源钻瓜专利网。
