[发明专利]半导体器件的制造方法

摘要

本发明涉及半导体器件的制造方法。这些方法包括形成掩埋栅结构以与衬底的有源区交叉。源极区和漏极区形成在有源区中。第一导电图案形成在衬底上。第一导电图案具有构造为暴露漏极区的第一导电层孔。第二导电图案形成在第一导电层孔中以接触漏极区。第二导电图案的顶表面在比第一导电图案的顶表面低的层面。第三导电层和位线覆盖层形成在第一导电图案和第二导电图案上并被图案化以形成第三导电图案和位线覆盖图案。依次堆叠在漏极区上的第二导电图案、第三导电图案和位线覆盖图案构成第一位线结构，依次堆叠在隔离区上的第一导电图案、第三导电图案和位线覆盖图案构成第二位线结构。

主权项

一种制造半导体器件的方法，包括：在衬底的顶表面中形成隔离区以定义有源区；形成与所述有源区交叉的掩埋栅结构；在所述有源区中形成源极区和漏极区；在所述衬底的顶表面上形成第一导电图案，所述第一导电图案具有暴露所述漏极区的第一导电层孔；在所述第一导电层孔中形成第二导电图案以接触所述漏极区，所述第二导电图案的顶表面比所述第一导电图案的顶表面更靠近所述衬底的底表面；以及在所述第一导电图案和所述第二导电图案上形成第三导电层和位线覆盖层以及选择性去除所述第三导电层和所述位线覆盖层以形成第三导电图案和位线覆盖图案，其中依次堆叠在所述漏极区上的所述第二导电图案、所述第三导电图案和所述位线覆盖图案构成第一位线结构，依次堆叠在所述隔离区上的所述第一导电图案、所述第三导电图案和所述位线覆盖图案构成第二位线结构。