[发明专利]一种芯片的可测试性设计方法

摘要

本发明涉及一种芯片的可测试性设计方法，包括以下步骤：1)存储器内建自测试电路的插入：2)边界扫描电路的插入：3)可测试性电路综合：4)扫描链电路的插入；5)自动测试生成向量的产生。为了解决现有的芯片设计过程中针对不同的测试对象的测试方法没有一套完整系统的方法，DFT工具、逻辑综合工具、电路仿真等工具无法实现衔接，设计程序复杂的技术问题，本发明对于提高DFT设计的自动化以及确保DFT设计的全面系统正确性提供了流程保障。

主权项

一种芯片的可测试性设计方法，其特征在于：包括以下步骤：1】存储器内建自测试电路的插入：1.1】把RTL代码综合成基于工艺库的门级网表文件；1.2】定义存储器内建自测试电路(MBIST)的插入策略和存储器内建自测试电路(MBIST)插入需要的存储器库文件，所述插入策略包括存储器内建自测试电路(MBIST)的插入算法和管脚复用策略；1.3】采用DFT工具的存储器内建自测试插入工具并根据存储器内建自测试电路(MBIST)的插入策略将存储器内建自测试电路(MBIST)插入门级网表文件，输出存储器内建自测试网表文件和存储器内建自测试向量，所述存储器内建自测试向量包括存储器内建自测试电路的设定值和通过存储器内建自测试电路对存储器进行测试后的测试值；1.4】用步骤1.3】中输出的存储器内建自测试网表文件和存储器内建自测试向量构建测试环境，采用仿真工具进行第一次仿真，1.5】当经过第一次仿真之后的步骤1.3】中测试值与设定值不一致时，则执行步骤1.2】、1.3】和1.4】，当测试值与设定值一致时，则执行以下步骤；2】边界扫描电路的插入：2.1】将步骤1.3】中输出的存储器内建自测试网表文件的设计顶层文件作为边界扫描电路的插入对象，同时定义边界扫描电路的插入策略，所述边界扫描电路的插入策略为边界扫描链的管脚顺序；2.2】采用DFT工具的边界扫描插入工具并根据边界扫描电路的插入策略将边界扫描电路插入边界扫描电路的插入对象，输出RTL代码网表文件和边界扫描电路测试向量，所述边界扫描电路测试向量包括边界扫描电路的设定值和通过边界扫描电路对芯片管脚进行测试的测试值；2.3】将步骤2.2】中输出的RTL代码网表文件和边界扫描电路测试向量构建仿真环境；采用仿真工具进行第二次仿真，当经过第二次仿真之后的步骤2.2】中测试值与设定值不一致时，则执行步骤2.1】，当测试值与设定值一致时，则执行以下步骤；3】可测试性电路综合：3.1】采用DFT工具的逻辑综合工具把RTL代码网表文件进行综合，输出边界扫描网表文件；3.2】利用步骤3.1】中输出的边界扫描网表文件和步骤2.2】输出的边界扫描电路测试向量构建仿真环境，采用仿真工具进行第三次仿真，当经过第三次仿真之后的步骤2.2】中的测试值与设定值不等时，则执行步骤3.1】，当测试值与设定值一致时，则执行以下步骤；4】扫描链电路的插入：4.1】定义扫描链电路的插入策略以及支持插入策略的运行环境，所述扫描链电路的插入策略包括扫描链的数目以及每条扫描链的长度，所述运行环境包括实验过程文件(Test Procedure)和DFT库文件；4.2】采用DFT工具的扫描链电路插入工具并根据步骤4.1】中所定义的插入策略将扫描链电路插入边界扫描网表文件，输出扫描链网表文件和扫描链测试向量；所述扫描链测试向量包括扫描链电路的设定值和通过扫描链电路对寄存器进行测试后的测试值；4.3】利用扫描链网表文件和扫描链测试向量构建仿真环境，采用仿真工具进行第四次仿真，当经过第四次仿真之后的步骤4.2】中的测试值与设定值不一致时，则执行步骤4.1】，当测试值与设定值一致时，则执行一下步骤；5】自动测试生成向量(atpg)的产生：5.1】定义自动测试生成库文件和自动测试生成向量(atpg)的产生策略，所述自动测试生成向量的产生策略包括文件输出格式、时钟频率以及测试管脚分配；5.2】采用DFT工具的自动测试生成向量工具根据步骤5.1】所定义的向量产生策略产生自动测试生成向量，所述自动测试生成向量包括自动测试生成向量的设定值和通过自动测试生成向量对门级电路进行测试的测试值；5.3】扫描链网表文件和自动测试生成向量构建仿真环境，采用仿真工具进行第五次仿真，当测试值与设定值不等时，则执行步骤5.1】，当测试值与设定值一致时，则保留该自动测试生成向量(atpg)待留芯片测试用。