[发明专利]共享字线的无触点分栅式闪存制造方法

摘要

本发明提出的共享字线的无触点分栅式闪存制造方法，将两个存储位单元共享使用一个字线，通过对字线、第一控制栅、第二控制栅、第一位线和第二位线施加不同的工作电压实现对存储位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。同时采用无触点的设计，使得闪存器件具有尺寸小，工艺与CMOS传统工艺兼容的特点，有利于器件尺寸进一步缩小。

主权项

一种共享字线的无触点分栅式闪存制造方法，其特征在于，包括下列步骤：提供一半导体衬底，并依次沉积第一氧化层、浮栅多晶硅层、第二氧化层、控制栅多晶硅层和氮化硅层；对所述氮化硅层进行干法刻蚀直至露出所述控制栅多晶硅层，形成多个凹槽；对所述凹槽内的所述控制栅多晶硅层进行干法刻蚀，并进一步刻蚀所述第二氧化层直至露出所述浮栅多晶硅层；在所述凹槽侧壁沉积形成第一侧墙氧化物层；对所述凹槽内的所述浮栅多晶硅层进行干法刻蚀，并进一步刻蚀所述第一氧化层直至露出所述半导体衬底；对凹槽底部的半导体衬底进行离子注入，形成位线；在所述凹槽侧壁沉积形成第二侧墙氧化物层；在上述结构表面沉积位线多晶硅，对所述位线多晶硅进行研磨并进一步干法刻蚀直至所述位线多晶硅的高度降至所述凹槽顶面以下；在上述结构表面沉积绝缘层，并对其进行研磨直至填满所述凹槽；湿法刻蚀去除所述氮化硅层，并在上述结构表面沉积第三侧墙氧化物层；对所述第三侧墙氧化物层进行干法刻蚀形成第一侧墙，并进一步干法刻蚀去除部分控制栅多晶硅层和部分第二氧化层直至露出所述浮栅多晶硅层；在上述结构表面沉积第四侧墙氧化物，对其进行干法刻蚀形成第二侧墙，并进一步干法刻蚀去除部分浮栅多晶硅层和湿法刻蚀部分第一氧化层直至露出所述半导体衬底；在上述结构上沉积隧穿氧化物层和字线多晶硅。