[实用新型]3D多米诺集成电路时钟网络无效
| 申请号： | 201020574300.8 | 申请日： | 2010-10-15 |
| 公开（公告）号： | CN201956999U | 公开（公告）日： | 2011-08-31 |
| 发明（设计）人： | 汪金辉;吴武臣;侯立刚;宫娜;耿淑琴;张旺;袁颖 | 申请（专利权）人： | 北京工业大学 |
| 主分类号： | H03K19/0944 | 分类号： | H03K19/0944 |
| 代理公司： | 北京思海天达知识产权代理有限公司 11203 | 代理人： | 魏聿珠 |
| 地址： | 100124 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种3D多米诺集成电路时钟网络，属于集成电路应用领域。包括输入信号端，输出信号端，时钟信号端，预充管，保持管，时钟管，输出静态反相器和下拉网络，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压。标准多米诺电路的时钟信号端与3D多米诺集成电路的时钟网络相连，作为延迟单元的硅通孔的一端连接上一级的多米诺电路的时钟端，硅通孔的另一端连接下一级的多米诺电路的时钟端，多级多米诺电路的时钟通过硅通孔互联在一起。本实用新型利用硅通孔的延迟作为多米诺电路时钟网络中的延迟单元，实现了后延时钟技术，节约了版图面积，减低了电路的功耗，提高了电路的性能，变制约因素为有效用途。 | ||
| 搜索关键词： | 多米诺 集成电路 时钟 网络 | ||
【主权项】：
3D多米诺集成电路时钟网络，包括输入信号端，输出信号端，时钟信号端，预充管，保持管，时钟管，输出静态反相器和下拉网络，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压，其特征在于：标准多米诺电路的时钟信号端与3D多米诺集成电路的时钟网络相连，作为延迟单元的硅通孔的一端连接上一级的多米诺电路的时钟端，硅通孔的另一端连接下一级的多米诺电路的时钟端，多级多米诺电路的时钟通过硅通孔互联在一起。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京工业大学，未经北京工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201020574300.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种跳绳计数器
- 下一篇：涡旋空气内能利用装置
