[实用新型]基于FPGA高速DDS信号发生器

摘要

本实用新型公开了一种基于FPGA高速DDS信号发生器，信号发生器的电路包括U1部分和U2部分，U1部分和U2部分相互连接构成DDS信号发生电路；U1部分以EP2C5T144C8即FPGA为主，完成不同的相位给出不同的电压幅值数据的产生；U2部分以AD9742ARUZ为主，完成电压幅度的模数转换工作，将数字信号转化为模拟信号，经低通滤波器得到一定频率的模拟信号；该信号发生器的电路基于DDS技术，频率分辨率高，相位噪声低，带宽较宽，频谱纯度好。

主权项

基于FPGA高速DDS信号发生器，其特征在于：信号发生器的电路包括U1部分和U2部分，U1部分和U2部分相互连接构成DDS信号发生电路；U1部分包括EP2C5T144C8器件FPGA，完成不同的相位给出不同的电压幅值数据的产生；U2部分包括AD9742ARUZ器件，完成电压幅度的模数转换工作，将数字信号转化为模拟信号，经低通滤波器得到一定频率的模拟信号；具体电路连接如下：U1部分EP2C5T144C8：EP2C5T122C8的第35、107、37、109、50、62、124、131脚接1.2V电源，第5、23、29、116、127、138、77、95、102、46、54、66、11、13脚接3.3V电源，第18、21、22、91、90、89、88、36、108、34、106、110、6、19、33、39、49、56、61、68、78、98、105、111、117、123、128、130、140、12、84、85脚接地；EP2C5T144C8的第16脚接R4的一端，R4另一端接地；EP2C5T144C8的第20脚接R1的一端，R1的另一端接3.3V电源；EP2C5T144C8的第82脚接R2的一端，R2的另一端接3.3V电源；EP2C5T144C8的第83脚接R3的一端，R3的另一端接3.3V电源；EP2C5T144C8的第32脚接R5的一端，R5的另一端接U2 AD9742ARUZ 的第28脚；EP2C5T144C8的第120脚接R5的一端，R6的另一端接U2 AD9742ARUZ 的第12脚；EP2C5T144C8的第122脚接R7的一端，R7的另一端接U2 AD9742ARUZ 的第11脚；EP2C5T144C8的第126脚接R8的一端，R8的另一端接U2 AD9742ARUZ 的第10脚；EP2C5T144C8的第129脚接R9的一端，R9的另一端接U2 AD9742ARUZ 的第9脚；EP2C5T144C8的第133脚接R10的一端，R10的另一端接U2 AD9742ARUZ 的第8脚；EP2C5T144C8的第134脚接R11的一端，R11的另一端接U2 AD9742ARUZ 的第7脚；EP2C5T144C8的第135脚接R12的一端，R12的另一端接U2 AD9742ARUZ 的第6脚；EP2C5T144C8的第136脚接R13的一端，R13的另一端接U2 AD9742ARUZ 的第5脚；EP2C5T144C8的第139脚接R14的一端，R14的另一端接U2 AD9742ARUZ 的第4脚；EP2C5T144C8的第141脚接R15的一端，R15的另一端接U2 AD9742ARUZ 的第3脚；EP2C5T144C8的第143脚接R16的一端，R16的另一端接U2 AD9742ARUZ 的第2脚；EP2C5T144C8的第144脚接R17的一端，R17的另一端接U2 AD9742ARUZ 的第1脚；EP2C5T144C8的其它脚悬空；U2部分 AD9742ARUZ ：AD9742ARUZ的第24、27脚接3.3V电源；AD9742ARUZ的第20、26、16、25脚接地；AD9742ARUZ的第18脚接R18一端,R18另一端接地；AD9742ARUZ的第17脚接C1的一端，C1的另一端接地；AD9742ARUZ的第19脚接C2的一端，C2的另一端接3.3V电源；AD9742ARUZ的第23脚接C3的一端，C3的另一端接地；EP2C5T144C8的第32脚接R5的一端，R5的另一端接U2 AD9742ARUZ 的第28脚；EP2C5T144C8的第120脚接R5的一端，R6的另一端接U2 AD9742ARUZ 的第12脚；EP2C5T144C8的第122脚接R7的一端，R7的另一端接U2 AD9742ARUZ 的第11脚；EP2C5T144C8的第126脚接R8的一端，R8的另一端接U2 AD9742ARUZ 的第10脚；EP2C5T144C8的第129脚接R9的一端，R9的另一端接U2 AD9742ARUZ 的第9脚；EP2C5T144C8的第133脚接R10的一端，R10的另一端接U2 AD9742ARUZ 的第8脚；EP2C5T144C8的第134脚接R11的一端，R11的另一端接U2 AD9742ARUZ 的第7脚；EP2C5T144C8的第135脚接R12的一端，R12的另一端接U2 AD9742ARUZ 的第6脚；EP2C5T144C8的第136脚接R13的一端，R13的另一端接U2 AD9742ARUZ 的第5脚；EP2C5T144C8的第139脚接R14的一端，R14的另一端接U2 AD9742ARUZ 的第4脚；EP2C5T144C8的第141脚接R15的一端，R15的另一端接U2 AD9742ARUZ 的第3脚；EP2C5T144C8的第143脚接R16的一端，R16的另一端接U2 AD9742ARUZ 的第2脚；EP2C5T144C8的第144脚接R17的一端，R17的另一端接U2 AD9742ARUZ 的第1脚；AD9742ARUZ的第22脚接R18、R20和C4的一端,R18的另一端接地，C4的另一端接地，R20的另一端接R21一端和AD8055ART的4脚，R21的另一端接地；AD9742ARUZ的第21脚接R19、R22和C5的一端，R19的另一端接地，C5的另一端接地，R22的另一端接R23的一端和AD8055ART的第3脚，R23的另一端接AD8055ART的第1脚和R24的一端; AD8055ART的第5脚接+5V电源；AD8055ART的第2脚接‑5V电源；R24的另一端接L1的一端和C6的一端；C6的另一端接地；L1的另一端接L2的一端和C7的一端；C7的另一端接地；L2的另一端接L3的一端和C8的一端；C8的另一端接地；L3的另一端接L4的一端和C9的一端；C9的另一端接地；L4的另一端接L5的一端和C10的一端为信号输出端；C10的另一端接地；L5的另一端接R25的一端；R25 的另一端接地；AD9742ARUZ的其它脚悬空。