[实用新型]一种可配置阈值电压平衡电路

摘要

一种可配置阈值电压平衡电路，由阈值不平衡探测器、三态缓冲器和选择电路三个部分构成，阈值不平衡探测器的输出信号Vout和三态缓冲器的输出信号Vbody预先设计为Vdd/2，Vout随工艺和温度的变化而波动，三态缓冲器检测并放大Vout摆幅，其输出信号Vbody提供逻辑门的偏置体电压，该调整值会反馈至阈值不平衡探测器的PMOS管和NMOS管的体端，促使阈值不平衡探测器调整PMOS/NMOS管阈值电压Vth平衡。本实用新型能够缓解工艺偏差引起的阈值电压不平衡，可支持从正常电源电压到亚阈值电源电压缩放的超宽电压调节。

主权项

1.一种可配置阈值电压平衡电路，其特征是为数字电路单元提供体偏置，调节输出端所连接的数字电路单元的体偏置，所述阈值电压平衡电路由阈值不平衡探测器、三态缓冲器和选择电路三个部分构成，阈值不平衡探测器设有一个PMOS管P1和一个NMOS管N1；三态缓冲器设有两个PMOS管P2、P3，两个NMOS管N2、N3及一个逻辑开关S0；选择电路设有一个NMOS管N4和一个PMOS管P4，两个逻辑开关S1、S2，具体的电路连接为：阈值不平衡探测器的PMOS管P1的体端与选择电路的PMOS管P4的漏极连接，NMOS管N1的体端与选择电路的NMOS管N4的漏极连接，PMOS管P1的栅极和源级与电源电压Vdd相连，NMOS管N1的栅极与源级与地gnd相连，NMOS管N1与PMOS管P1的漏极连接在一起输出信号Vout；阈值不平衡探测器的输出信号Vout与三态缓冲器的PMOS管P2及NMOS管N2的栅极相连，PMOS管P2与NMOS管N2的漏极连接在一起，并与PMOS管P3及NMOS管N3的栅极相连，PMOS管P3和NMOS管N3的漏极连接在一起后输出信号Vbody，PMOS管P2、P3的源级连接在一起后与逻辑开关S0的一端相连，逻辑开关S0的另一端与电源电压Vdd相连，NMOS管N2、N3的源级与地gnd相连，PMOS管P2的体端与选择电路的PMOS管P4的漏极连接，NMOS管N2的体端与选择电路的NMOS管N4的漏极连接，PMOS管P3、N3的体端分别与电源电压Vdd、地gnd相连；三态缓冲器的输出信号Vbody分别与选择电路的逻辑开关S1、S2的一端相连，逻辑开关S1的另一端与PMOS管P4的漏极相连，逻辑开关S2的另一端与NMOS管N4的漏极相连，PMOS管P4的源级和体端连接到电源电压Vdd，漏极与被调节数字电路单元中的PMOS管体偏置连接，栅极由外部提供的模式选择信号Ctrl控制，NMOS管N4的源级和体端连接到地gnd，漏极与被调节数字电路单元的NMOS管体偏置连接，栅极由外部提供的模式选择信号控制。