[发明专利]金属高k FET的双金属与双电介质集成无效
| 申请号： | 201080010188.8 | 申请日： | 2010-04-14 |
| 公开（公告）号： | CN102341894A | 公开（公告）日： | 2012-02-01 |
| 发明（设计）人： | M·P·胡齐克;W·K·汉森;R·杰哈;梁玥;R·拉马钱德兰;R·S·怀斯 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/31 | 分类号： | H01L21/31 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 于静;杨晓光 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一个实施例中，本发明提供了一种形成半导体器件的方法，其包括：提供衬底，所述衬底包括第一导电类型区域和第二导电类型区域；形成栅极叠层，其包括在所述第一导电类型区域和所述第二导电类型区域顶上的栅极电介质以及覆盖所述高k栅极电介质的第一金属栅极导体；去除所述第一金属栅极导体的在所述第一导电类型区域中的部分，以暴露所述第一导电类型区域中的所述栅极电介质；向所述衬底施加基于氮的等离子体，其中所述基于氮的等离子体使在所述第一导电类型区域中的栅极电介质氮化，并使所述第二导电类型区域中的第一金属栅极导体氮化；以及形成第二金属栅极导体，其至少覆盖所述第一导电类型区域中的栅极电介质。 | ||
| 搜索关键词： | 金属 fet 双金属 电介质 集成 | ||
【主权项】：
一种形成半导体器件的方法，包括：在衬底的第一导电类型区域(10)和第二导电类型区域(15)顶上形成栅极叠层(55)，所述栅极叠层包括栅极电介质(20)和第一金属栅极导体(60)；去除所述第一金属栅极导体的在所述第一导电类型区域中的部分以暴露所述第一导电类型区域中的所述栅极电介质(20)，其中所述第一金属栅极导体(65)的剩余部分存在于所述第二导电类型区域中；氮化(50)在所述第一导电类型区域中的所述栅极电介质和在所述第二导电类型区域中的所述第一金属栅极导体；以及形成第二金属栅极导体，所述第二金属栅极导体至少覆盖位于所述第一导电类型区域中的所述栅极电介质。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080010188.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
