[发明专利]用于形成具有降低的等效氧化物厚度的高k栅极叠层的方法有效
| 申请号： | 201080013932.X | 申请日： | 2010-03-25 |
| 公开（公告）号： | CN102365721A | 公开（公告）日： | 2012-02-29 |
| 发明（设计）人： | 罗伯特·D·克拉克 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 肖善强 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种用于形成半导体器件用的具有降低的等效氧化物厚度(EOT)的高k栅极叠层的方法。该方法包括：提供含硅的衬底；在所述含硅衬底上形成界面层，其中该界面层具有第一等效氧化物厚度；将第一高k膜沉积在所述界面层上；并且在形成改性界面层的温度下对所述第一高k膜和所述界面层进行热处理，其中改性界面层具有等于或低于所述第一等效氧化物厚度的第二等效氧化物厚度。该方法还包括将第二高k膜沉积在所述改性界面层上。根据一种实施方式，第一高k膜包含氧化镧而第二高k膜包含硅酸铪。 | ||
| 搜索关键词： | 用于 形成 具有 降低 等效 氧化物 厚度 栅极 方法 | ||
【主权项】：
一种用于形成栅极电介质膜叠层的方法，所述方法包括：提供含硅的衬底；在所述含硅衬底上形成界面层，其中所述界面层具有第一等效氧化物厚度；将所述第一高k膜沉积在所述界面层上；在形成具有等于或低于所述第一等效氧化物厚度的第二等效氧化物厚度的改性界面层的温度下对所述第一高k膜和所述界面层进行热处理；并且将第二高k膜沉积在所述改性界面层上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080013932.X/，转载请声明来源钻瓜专利网。
- 上一篇：基板固定结构
- 下一篇：对杂聚靶核酸序列测序的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
