[发明专利]沉积半导体合金之前通过减少图案化不均匀性减少阈值调整半导体合金的厚度变化有效
| 申请号： | 201080014774.X | 申请日： | 2010-01-27 |
| 公开（公告）号： | CN102388451A | 公开（公告）日： | 2012-03-21 |
| 发明（设计）人： | S·克朗霍尔兹;A·瑙曼;G·比尔宁克 | 申请（专利权）人： | 先进微装置公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L21/8238 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在执行选择性外延生长工艺之前，可通过执行等离子体辅助蚀刻工艺，提高用于沉积阈值调整半导体合金(如硅/锗合金)的选择性外延生长工艺的生长率。例如，等离子体辅助蚀刻工艺的基础上可图案化掩膜层，从而同时在随后的生长工艺期间提供优良的器件构形。因此，可沉积具有加强的厚度均匀性的阈值调整材料，从而减少整体阈值的可变性。 | ||
| 搜索关键词： | 沉积 半导体 合金 之前 通过 减少 图案 不均匀 阈值 调整 厚度 变化 | ||
【主权项】：
一种方法，包括下列步骤：在第一含硅结晶半导体区域和第二含硅结晶半导体区域上面形成掩膜层，该第一和第二含硅结晶半导体区域通过隔离区域而侧向分开；从该第一含硅结晶半导体区域上面选择性移除该掩膜层，同时维持该第二含硅结晶半导体区域上面的该掩膜层；凹入而减小该第一含硅结晶半导体区域的厚度；在凹入而减小厚度的该第一含硅结晶半导体区域上选择性形成阈值调整半导体合金；在该阈值调整半导体合金上面形成第一晶体管的第一栅极电极结构；以及在该第二含硅结晶半导体区域上面形成第二晶体管的第二栅极电极结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于先进微装置公司，未经先进微装置公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080014774.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
