[发明专利]多处理器数据处理系统中的调试信令有效
申请号: | 201080015511.0 | 申请日: | 2010-03-23 |
公开(公告)号: | CN102365624A | 公开(公告)日: | 2012-02-29 |
发明(设计)人: | 威廉·C·莫耶;吉米·谷穆佳 | 申请(专利权)人: | 飞思卡尔半导体公司 |
主分类号: | G06F9/46 | 分类号: | G06F9/46;G06F9/06;G06F15/163 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 陆锦华;刘光明 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种系统包括第一处理器(12)、第二处理器(14)、被耦合到第一处理器的第一时钟(54)、以及被耦合到第一处理器和第二处理器的第三时钟(56)。第一处理器包括被耦合以接收第三时钟的调试电路(58)、被耦合以接收第一时钟的同步电路(48、43),其中,同步电路接收用于进入调试模式的第一请求,并提供第一同步调试进入请求信号(51或25),并且其中,所述第一同步调试进入请求信号相对于第一时钟是同步的;以及输入端,其用于从第二处理器接收第二同步调试进入请求信号(27),其中,第一处理器等待进入调试模式,直至第一同步调试进入请求信号和第二同步调试进入请求信号两者被断言。 | ||
搜索关键词: | 处理器 数据处理系统 中的 调试 | ||
【主权项】:
一种系统,包括:第一处理器;第二处理器;被耦合到所述第一处理器的第一时钟;被耦合到所述第二处理器的第二时钟;以及被耦合到所述第一处理器和所述第二处理器的第三时钟,其中,所述第一处理器包括:被耦合以接收所述第三时钟的调试电路;被耦合以接收所述第一时钟的同步电路,所述同步电路接收用于进入调试模式的第一请求并提供第一同步调试进入请求信号,其中,所述第一同步调试进入请求信号相对于所述第一时钟是同步的;以及输入端,用于从所述第二处理器接收第二同步调试进入请求信号,其中,所述第一处理器等待进入调试模式,直至所述第一同步调试进入请求信号和所述第二同步调试进入请求信号两者被断言。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201080015511.0/,转载请声明来源钻瓜专利网。
- 上一篇:制备羧酸化合物的方法
- 下一篇:一种强化反渗透膜抗污染能力的方法