[发明专利]系统级封装

摘要

本发明描述系统级封装或多芯片模块，其可包含在载体上方的多层芯片与多层虚拟衬底、未完全地或完全地穿过所述多层芯片且完全地穿过所述多层虚拟衬底的多个穿透通孔、在所述穿透通孔中的多个金属插塞，以及在所述多层芯片之间的连接到所述金属插塞的多个金属互连件。所述多层芯片可通过所述金属插塞和所述金属互连件互相连接，或连接到外部电路或结构，例如母板、球栅格阵列BGA衬底、印刷电路板、金属衬底、玻璃衬底或陶瓷衬底。

主权项

一种系统级封装，其包括：载体；在所述载体上方的第一芯片，其中所述第一芯片包括具有在1与50微米之间的厚度的第一半导体衬底、在所述第一半导体衬底的底表面下的第一金属层，以及在所述第一半导体衬底的所述底表面下且在所述第一金属层上方的电介质层；在所述载体上方的第二芯片，其中所述第二芯片包括第二半导体衬底，其中所述第二半导体衬底具有实质上与所述第一半导体衬底的上表面共平面的上表面，其中所述第二芯片与所述第一芯片分开；间隙充填材料，其被安置在所述第一芯片与所述第二芯片之间的间隙中；第一金属插塞，其在所述第一芯片中，其中所述第一金属插塞穿过所述第一半导体衬底和所述电介质层，且接触所述第一金属层；第一绝缘材料，其包围所述第一金属插塞，其中所述第一绝缘材料被所述第一半导体衬底包围；第一电介质结构，其在所述第一半导体衬底的所述上表面上、在所述第二半导体衬底的所述上表面上以及在所述间隙充填材料上；第一金属互连件，其在所述第一电介质结构中且在所述第一芯片上方，其中所述第一金属互连件连接到所述第一金属插塞；第三芯片，其在所述第一电介质结构上方且在所述第一金属互连件上方，其中所述第三芯片包括具有在1与50微米之间的厚度的第三半导体衬底；第二金属插塞，其在所述第三芯片中，其中所述第二金属插塞穿过所述第三芯片，且接触所述第一金属互连件；第二绝缘材料，其包围所述第二金属插塞，其中所述第二绝缘材料被所述第三半导体衬底包围；第二电介质结构，其在所述第三半导体衬底的上表面上；和第二金属互连件，其在所述第二电介质结构中且在所述第三芯片上方，其中所述第二金属互连件连接到所述第二金属插塞。