[发明专利]支持低存储器单元电容的DRAM读出放大器无效
| 申请号： | 201080050288.3 | 申请日： | 2010-11-19 |
| 公开（公告）号： | CN102598140A | 公开（公告）日： | 2012-07-18 |
| 发明（设计）人： | T·沃吉而桑;G·B·布罗纳 | 申请（专利权）人： | 拉姆伯斯公司 |
| 主分类号： | G11C11/4091 | 分类号： | G11C11/4091;G11C11/407;G11C11/4094;G11C11/4074 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开的实施例提供一种用于动态随机存储器的读出放大器。该读出放大器包括：位线，待耦合到DRAM中的待读出的单元；以及补码位线，输送位线上的信号补码。读出放大器还包括p型场效应晶体管配对，其包括将位线或者补码位线选择性耦合到高位线电压的交叉耦合PFET。读出放大器还包括n型场效应晶体管配对，其包括将位线或者补码位线选择性地耦合到接地的交叉耦合NFET。NFET配对轻度掺杂以提供在NFET配对中NFET之间的低阈值电压失配。在一种变化中，NFET的栅极材料选择成具有补偿NFET中因轻度衬底掺杂所致的负阈值电压的功函数。在另一变化中，读出放大器还包括交叉耦合锁存NFET配对。该锁存NFET正常掺杂并配置成在轻度掺杂的NFET完成读出位线上的电压之后锁存位线上的电压。 | ||
| 搜索关键词： | 支持 存储器 单元 电容 dram 读出 放大器 | ||
【主权项】：
一种用于动态随机存取存储器(DRAM)的读出放大器，包括：位线，待耦合到所述DRAM中的待读出的单元；补码位线，输送所述位线上的信号的补码；p型场效应晶体管(PFET)配对，包括将所述位线或者所述补码位线选择性地耦合到高位线电压的交叉耦合的PFET；以及n型场效应晶体管(NFET)配对，包括将所述位线或者所述补码位线选择性地耦合到接地的交叉耦合的NFET；其中所述NFET配对被轻度掺杂以提供在所述NFET配对中的NFET之间的低阈值电压失配。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于拉姆伯斯公司，未经拉姆伯斯公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080050288.3/，转载请声明来源钻瓜专利网。
- 上一篇：铁磁粉末复合物及其制造方法
- 下一篇：服务提供装置和用于推荐其服务的方法
