[发明专利]用于形成NMOS外延层的方法有效
申请号: | 201080059624.0 | 申请日: | 2010-12-16 |
公开(公告)号: | CN102687254B | 公开(公告)日: | 2016-11-16 |
发明(设计)人: | 米切尔·C·泰勒;苏珊·B·费尔克 | 申请(专利权)人: | 应用材料公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供具有受控沟道应变和结电阻的NMOS晶体管及NMOS晶体管的制造方法。在一些实施方式在中,用于形成NMOS晶体管的方法可以包括(a)提供具有p型硅区域的衬底;(b)在所述p型硅区域上沉积硅晶种层;(c)所述硅晶种层上沉积含硅体层,所述含硅体层包含硅,硅和晶格调整元素,或者硅和n型掺杂剂;(d)在所述含硅体层中注入所述晶格调整元素或者所述n型掺杂剂中的至少一种,所述晶格调整元素或者所述n型掺杂剂中的至少一种不在步骤(c)中沉积的所述含硅体层中;和(e)在步骤(d)注入之后,使用能量光束对所述含硅体层进行退火。在一些实施方式中,所述衬底可包含部分制造的NMOS晶体管器件,在所述NMOS晶体管器件中限定有源极区域/漏极区域。 | ||
搜索关键词: | 用于 形成 nmos 外延 方法 | ||
【主权项】:
一种用于形成n型金属氧化物半导体(NMOS)晶体管的方法,所述方法包含以下步骤:(a)提供具有p型硅区域的衬底;(b)使用具有第一处理气体的第一工艺在所述p型硅区域上沉积硅晶种层;(c)使用具有第二处理气体的第二工艺在所述硅晶种层上沉积含硅体层,所述含硅体层包含硅和n型掺杂剂,且不具有晶格调整元素,所述第二处理气体不同于所述第一处理气体;(d)在所述含硅体层上沉积氧化硅层;(e)在包含硅和n型掺杂剂且不具有所述晶格调整元素的所述含硅体层中注入所述晶格调整元素;和(f)在步骤(e)注入之后,使用能量光束对所述含硅体层进行退火,其中所述氧化硅层是在步骤(f)之前或之后去除。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于应用材料公司,未经应用材料公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201080059624.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造