[发明专利]叠封芯片的快速测试系统及方法有效
| 申请号： | 201110001006.7 | 申请日： | 2011-01-05 |
| 公开（公告）号： | CN102590736A | 公开（公告）日： | 2012-07-18 |
| 发明（设计）人： | 辛吉升;桑浚之 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | G01R31/3183 | 分类号： | G01R31/3183 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 刘昌荣 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种叠封芯片的快速测试系统，包括：集成电路测试仪，具有多组通道，每组通道配置有一个顺序向量生成器，每个顺序向量生成器对应一个芯片单元，并由一个测试位控制器控制，测试位控制器由一个时钟同步模块提供同步时钟信号；串转并电路模块，集成在叠封芯片内部，用于将不同芯片单元之间的串行连接转化为并行连接；比较模块，用于比较芯片单元的响应值和期待值，判断叠封芯片是否为良品。本发明还公开了基于上述系统的测试方法。该叠封芯片快速测试系统及方法，通过重新设计测试仪，增加向量生成器，并将不同芯片单元并列化进行测试，从而缩短了叠封芯片的测试时间，提高了测试效率。 | ||
| 搜索关键词： | 芯片 快速 测试 系统 方法 | ||
【主权项】：
一种叠封芯片的快速测试系统，包括集成电路测试仪，其特征在于：该集成电路测试仪配置有多组通道、多个顺序向量生成器、多个测试位控制器和一个时钟同步模块，每组通道对应一个顺序向量生成器；每个顺序向量生成器对应一个芯片单元，用于产生该芯片单元的测试向量；每个测试位控制器用于控制一个顺序向量生成器；时钟同步模块用于向各个测试位控制器提供同步时钟信号；串转并电路模块，集成在叠封芯片内部，用于将不同芯片单元之间的串行连接转化为并行连接；比较模块，用于比较芯片单元的响应值和期待值，判断各芯片单元及整个叠封芯片是否为良品。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110001006.7/，转载请声明来源钻瓜专利网。
