[发明专利]一种准循环低密度奇偶校验码并行编码电路无效
| 申请号： | 201110047480.3 | 申请日： | 2011-02-28 |
| 公开（公告）号： | CN102130694A | 公开（公告）日： | 2011-07-20 |
| 发明（设计）人： | 沈海斌;张雷雷;陈武;李袁鑫 | 申请（专利权）人： | 浙江大学 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 杭州求是专利事务所有限公司 33200 | 代理人： | 张法高 |
| 地址： | 310027 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种准循环低密度奇偶校验码并行编码电路。它包括一个或多个编码电路单元，编码电路单元包括第一寄存器组1、与门阵列2、异或门组3和第二寄存器组4；所述第一寄存器组和第二寄存器组根据循环置换矩阵的维数L均由L个寄存器构成；所述异或门组根据循环置换矩阵的维数L由L个异或门构成；所述第一寄存器组的输出端和与门阵列的输入端连接，与门阵列的输出端与异或门组的输入端连接，异或门组的输出端与第二寄存器组的输入端连接，第二寄存器组的输出端与异或门组的输入端连接。本发明实现了准循环低密度奇偶校验码的并行编码，编码复杂度低，速度快，循环置换矩阵的秩和维数不受限制，并行因子不受限制，灵活度高，且兼具面积小的优点。 | ||
| 搜索关键词： | 一种 循环 密度 奇偶 校验码 并行 编码 电路 | ||
【主权项】：
一种准循环低密度奇偶校验码并行编码电路，其特征在于包括一个或多个编码电路单元，编码电路单元包括第一寄存器组(1)、与门阵列(2)、异或门组(3)和第二寄存器组(4)；所述第一寄存器组(1)和第二寄存器组(4)根据循环置换矩阵的维数L均由L个寄存器构成；所述异或门组(3)根据循环置换矩阵的维数L由L个异或门构成；所述第一寄存器组(1)的输出端和与门阵列(2)的输入端连接，与门阵列(2)的输出端与异或门组(3)的输入端连接，异或门组(3)的输出端与第二寄存器组(4)的输入端连接，第二寄存器组(4)的输出端与异或门组(2)的输入端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学，未经浙江大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110047480.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
