[发明专利]一种格雷码编码的并行设计电路无效
| 申请号： | 201110052367.4 | 申请日： | 2011-03-04 |
| 公开（公告）号： | CN102655414A | 公开（公告）日： | 2012-09-05 |
| 发明（设计）人： | 左耀华 | 申请（专利权）人： | 上海华虹集成电路有限责任公司 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15 |
| 代理公司： | 上海东创专利代理事务所(普通合伙) 31245 | 代理人： | 曹立维 |
| 地址： | 201203 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种格雷码编码的并行设计电路，采用多个异或运算单元组合实现电路设计模式，多个异或运算单元同时进行异或运算并产生运算结果。整个设计电路由各组合电路构成，并行传输的数据能够同时完成运算并输出结果。通过本发明提供的电路解决方案，能够有效降低格雷码编码的并行电路设计芯片的面积，同时有效降低芯片功耗，满足应用需求。 | ||
| 搜索关键词： | 一种 格雷码 编码 并行 设计 电路 | ||
【主权项】：
一种格雷码编码的并行设计电路，其特征在于所述电路由异或运算单元组合构成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹集成电路有限责任公司，未经上海华虹集成电路有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110052367.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种电子电器装配用外壳
- 下一篇：一种数据抓取系统
- 同类专利
- 专利分类
