[发明专利]三维半导体存储装置及其形成方法有效

专利信息
申请号: 201110059771.4 申请日: 2011-03-03
公开(公告)号: CN102194826A 公开(公告)日: 2011-09-21
发明(设计)人: 孙龙勋;李明范;黄棋铉;白昇宰;金重浩 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/115 分类号: H01L27/115;H01L23/528;H01L21/8247;H01L21/768
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 刘奕晴;郭鸿禧
地址: 韩国京畿*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种三维半导体存储装置及其形成方法。非易失性存储装置包括在基底上的非易失性存储单元的串。该非易失性存储单元的串包括在基底上的非易失性存储单元的第一垂直堆叠件和在非易失性存储单元的第一垂直堆叠件上的串选择晶体管。非易失性存储单元的第二垂直堆叠件也设置在所述基底上,接地选择晶体管设置在非易失性存储单元的第二垂直堆叠件上。非易失性存储单元的第二垂直堆叠件邻近于非易失性存储单元的第一垂直堆叠件设置。结掺杂半导体区域设置在基底中。该结掺杂区域将非易失性存储单元的第一垂直堆叠件与非易失性存储单元的第二垂直堆叠件以串联形式电连接,使得这些堆叠件可以作为单个NAND型存储单元的串而工作。
搜索关键词: 三维 半导体 存储 装置 及其 形成 方法
【主权项】:
一种非易失性存储装置,所述非易失性存储装置包括在基底上的非易失性存储单元的串,所述非易失性存储单元的串包括:在基底上的非易失性存储单元的第一垂直堆叠件和在非易失性存储单元的第一垂直堆叠件上的串选择晶体管;在基底上的非易失性存储单元的第二垂直堆叠件和非易失性存储单元的第二垂直堆叠件上的接地选择晶体管;在基底中的结掺杂半导体区域,将非易失性存储单元的第一垂直堆叠件与非易失性存储单元的第二垂直堆叠件串联地电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110059771.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top