[发明专利]一种低功耗的两相结构多阶内插半带滤波器

摘要

本发明公开了一种低功耗的两相结构多阶内插半带滤波器，包括m个延迟功能模块、一个多输入加法器和一个采样功能模块，m为大于等于1的自然数，n为阶数，且n＝4m+2。本发明的两相结构内插半带滤波器充分利用内插半带滤波器的系数特性，对电路结构进行了优化，在保持性能不变的前提下，减少了一个乘法器，同时不增加额外的延迟寄存器，从而减少了逻辑运算总量，降低了硬件开销，缩小了芯片面积，进一步优化了功耗。本发明的两相结构多阶内插半带滤波器可广泛应用于通信系统、接口电路、软件无线电等领域中。

主权项

一种低功耗的两相结构多阶内插半带滤波器，其特征在于：包括m个延迟功能模块、一个多输入加法器和一个采样功能模块，m为大于等于1的自然数，n为阶数，且n＝4m+2；所述的延迟功能模块由第一延迟寄存器、第二延迟寄存器、延迟乘法器和延迟减法器组成；其中，所述的第一延迟寄存器的输入端为所述的延迟功能模块的第一输入端且与所述的延迟减法器的被减数输入端相连，所述的第一延迟寄存器的输出端为所述的延迟功能模块的第一输出端；所述的第二延迟寄存器的输入端为所述的延迟功能模块的第二输入端，所述的第二延迟寄存器的输出端为所述的延迟功能模块的第二输出端且与所述的延迟减法器的减数输入端相连；所述的延迟减法器的输出端与所述的延迟乘法器的输入端相连，所述的延迟乘法器的输出端为所述的延迟功能模块的第三输出端；所述的第一延迟寄存器与所述的第二延迟寄存器的时钟端接收外部设备提供的时钟信号；所述的采样功能模块由第一两输入加法器、第二两输入加法器、采样乘法器、采样减法器、采样延迟寄存器和多路选择器组成；其中，所述的采样乘法器的输入端为所述的采样功能模块的第一输入端，所述的采样乘法器的输出端与所述的第一两输入加法器的第二输入端和所述的采样减法器的被减数输入端相连；所述的第一两输入加法器的第一输入端为所述的采样功能模块的第二输入端且与所述的采样减法器的减数输入端相连；所述的采样减法器的输出端与所述的多路选择器的第一输入端相连，所述的多路选择器的第二输入端与所述的第一两输入加法器的输出端相连，所述的多路选择器的输出端与所述的采样延迟寄存器的输入端和所述的第二两输入加法器的第一输入端相连，所述的第二两输入加法器的第二输入端与所述的采样延迟寄存器的输出端相连，所述的第二两输入加法器的输出端为所述的采样功能模块的输出端；所述的采样延迟寄存器的时钟端与所述的多路选择器的控制端接收外部设备提供的时钟信号；所述的采样功能模块的第一输入端与第m延迟功能模块的第一输出端和第二输入端相连，所述的采样功能模块的第二输入端与所述的多输入加法器的输出端相连；第i延迟功能模块的第一输入端与第(i‑1)延迟功能模块的第一输出端相连，第i延迟功能模块的第一输出端与第(i+1)延迟功能模块的第一输入端相连，第i延迟功能模块的第二输入端与第(i+1)延迟功能模块的第二输出端相连，第i延迟功能模块的第二输出端与第(i‑1)延迟功能模块的第二输入端相连；所有延迟功能模块的第三输出端分别与所述的多输入加法器的多个输入端相连，所述的多输入加法器的输入端个数大于等于m；第一延迟功能模块的第一输入端接收输入信号，所述的采样功能模块的输出端产生输出信号，i为小于m且大于1的自然数。