[发明专利]半导体器件的制造方法

摘要

提供半导体器件的制造方法，它能够精确控制布线沟槽图案的深度，并且能够抑制对布线沟槽图案的损坏。在扩散阻止膜之上依次叠置第二低介电常数膜、第三低介电常数膜和用作掩膜层的膜。蚀刻用作掩膜层的膜，并且形成其底部由第三低介电常数膜的表面制成的布线沟槽图案。通过灰化去除第一抗蚀剂掩膜。使用掩膜层的布线沟槽图案形成布线沟槽，从而使沟槽的底部由第二低介电常数膜构成。通过CMP方法去除从铜金属的顶部表面到第三低介电常数膜的层。每一个低介电常数膜的介电常数都低于FSG的介电常数，并且第二低介电常数膜的介电常数低于第三低介电常数膜的介电常数。

主权项

一种半导体器件的制造方法，包括步骤：在半导体衬底之上形成扩散阻止膜，使得覆盖其中形成有铜布线的第一低介电常数膜；在所述扩散阻止膜之上依次叠置第二低介电常数膜、第三低介电常数膜和用作掩膜层的膜；通过使用在所述用作掩膜层的膜之上形成的第一抗蚀剂掩膜，蚀刻所述用作掩膜层的膜，使得露出所述第三低介电常数膜，以及通过在所述用作掩膜层的膜中形成其底部由所述第三低介电常数膜的表面构成的布线沟槽图案，由此形成所述掩膜层；通过灰化去除所述第一抗蚀剂掩膜；使用所述掩膜层的布线沟槽图案，在所述第二低介电常数膜和所述第三低介电常数膜中形成布线沟槽，从而使所述布线沟槽的底部由所述第二低介电常数膜构成；将铜金属填充到所述布线沟槽和过孔中，所述过孔形成为使得在如下位置中露出所述铜布线的一部分，即在所述位置中当以平面方式观察时所述铜金属叠加在所述布线沟槽之上；以及通过CMP方法至少去除从所述铜金属的顶部表面到所述第三低介电常数膜的层，其中所述第一低介电常数膜、所述第二低介电常数膜和所述第三低介电常数膜中的每一个都是介电常数低于FSG的介电常数的绝缘膜，并且其中所述第二低介电常数膜是介电常数低于所述第三低介电常数膜的介电常数的膜。