[发明专利]用于准循环低密度奇偶校验码的再定址解码器与解码方法

摘要

本发明提供一种再定址解码器，用于解码准循环编码，包含一存储器、一控制器以及多个平行处理器。该存储器储存一准循环编码矩阵，该准循环编码矩阵包含多个子矩阵，各子矩阵具有一对应地址。该控制器再定址各子矩阵为多个分割矩阵，并至少定义这些分割矩阵至一第一地址群以及一第二地址群。该控制器将对应该第一地址群的这些分割矩阵以及对应该第二地址群的这些分割矩阵分别传送至这些平行处理器进行除错演算。

主权项

一再定址解码器，应用于准循环低密度奇偶校验码的解码，包含：一存储器，储存一准循环编码矩阵，该准循环编码矩阵包含多个子矩阵，各子矩阵具有一对应地址；一控制器，再定址各子矩阵为多个分割矩阵，并定义这些分割矩阵至一第一地址群或一第二地址群内；以及多个平行处理器，耦接于该控制器，对定义于该第一地址群的这些分割矩阵以及定义于该第二地址群的这些分割矩阵进行除错演算，以产生一第一除错结果以及一第二除错结果，这些平行处理器的总数与定义于该第一地址群的这些分割矩阵的总数或定义于该第二地址群的这些分割矩阵的总数间为整数比例关系。