[发明专利]一种像素结构以及其驱动方法

摘要

本发明公开一种像素结构以及其相关的驱动方式，所述像素包含第一和第二薄膜晶体管、液晶电容、第一储存电容以及第二储存电容。第一晶体管的栅极、源极及漏极分别耦接至第一扫描线、数据线及第一储存电容，以导通所述数据线以及所述第一储存电容。一第二晶体管的栅极、源极及漏极分别耦接至一第二扫描线、所述第一储存电容及所述第二储存电容。当所述第一晶体管于第一时序导通，将所述数据线的电压储存于所述第一储存电容，以及所述第二晶体管于第二时序导通，以将所述第二储存电容和所述第一储存电容进行电荷分享。藉由此驱动方式，可以藉由电荷分配来降低液晶电容与共通电极的电压差，进而改善面板的色偏状况。

主权项

一种像素结构，其包含第一扫描线、第二扫描线和数据线，其特征在于，所述像素结构还包含有：一第一存储电容，具有一第一端以及一第二端，所述第一端耦接至一共通线；一第二存储电容，具有一第一端以及一第二端，所述第一端耦接至所述共通线；一第一晶体管，具有一第一栅极、一第一源极以及一第一漏极，所述第一栅极耦接至一第一扫描线，所述第一源极和所述第一漏极分别耦接一数据线以及所述第一存储电容的所述第二端，以导通所述数据线以及所述第一存储电容；以及一第二晶体管，具有一第二栅极、一第二源极以及一第二漏极，所述第二栅极耦接至一第二扫描线，所述第二源极和所述第二漏极分别耦接至所述第一存储电容的所述第二端以及所述第二存储电容的所述第二端；其中，所述第一晶体管于一第一时序导通，将所述数据线的电压存储于所述第一存储电容，以及所述第二晶体管于一第二时序导通，以将所述第二存储电容对所述第一存储电容进行放电。