[发明专利]一种联合封装的功率半导体器件

摘要

一种联合封装的功率半导体器件，将翻转的低端MOSFET芯片的顶部源极，电性连接在芯片基座顶面上；第一金属连接板，将高端MOSFET芯片的底部漏极或其翻转后的顶部源极，与低端MOSFET芯片的底部漏极形成电性连接；高端MOSFET芯片上堆叠有第二金属连接板；芯片基座上还设置有控制芯片，其与高端和低端的MOSFET芯片的所述电极之间形成电性连接。本发明能够将多个芯片立体封装，以减小半导体器件的整体尺寸；并能够在同样大小的封装体内增大芯片的尺寸，来提高半导体器件的产品性能；由于低端MOSFET芯片的顶部源极与芯片基座的顶面连接，可通过封装后外露的芯片基座底面连接地极，并使该外露底面的形状简单且面积最大以帮助散热。

主权项

一种联合封装的功率半导体器件，其特征在于，包含：分别具有底部漏极、顶部栅极和顶部源极的高端MOSFET芯片(30)和低端MOSFET芯片(20)；引线框架，其设置有芯片基座(100)，以及与芯片基座(100)分隔且无电性连接的若干引脚；所述低端MOSFET芯片(20)翻转粘接在所述芯片基座(100)上，使其顶部源极(22)与所述芯片基座(100)的顶面形成电性连接；该顶部源极(22)，还通过与所述芯片基座(100)封装后外露的底面电极电性连接，并进行散热；第一金属连接板(51)，堆叠粘接在所述低端MOSFET芯片(20)的底部漏极(23)上；所述高端MOSFET芯片(30)直接堆叠或翻转后堆叠粘接在所述第一金属连接板(51)上，使高端MOSFET芯片(30)的底部漏极(33)或者翻转后的顶部源极(32)，通过所述第一金属连接板(51)与所述低端MOSFET芯片(20)的底部漏极(23)形成电性连接；第二金属连接板(52)，堆叠粘接并电性连接在所述高端MOSFET芯片(30)的顶部源极(32)，或翻转后的所述底部漏极(33)上；控制芯片(40)，也设置在所述芯片基座(100)上，其设置的若干电极，分别与所述若干引脚之间，以及与所述高端和低端的MOSFET芯片的所述电极之间，对应形成电性连接。