[发明专利]用于在系统中使用高速缓冲存储器的方法和装置有效
| 申请号： | 201110130191.X | 申请日： | 2011-05-19 |
| 公开（公告）号： | CN102253865A | 公开（公告）日： | 2011-11-23 |
| 发明（设计）人： | C·B·威尔克森;A·R·阿拉迈德恩;Z·A·奇什蒂;D·索马谢卡尔;W·吴;施连·卢 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘瑜;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用于在系统中使用高速缓冲存储器的方法和装置。提供了使用具有低存储和复杂度开销的多比特纠错码(ECC)的高速缓冲存储器系统。该高速缓冲存储器系统可以以极低的空闲功率操作，而不会动态地增加转换到空闲功率状态和从空闲功率状态进行转换的、由于状态丢失导致的转换延迟。 | ||
| 搜索关键词： | 用于 系统 使用 高速 缓冲存储器 方法 装置 | ||
【主权项】：
一种装置，包括：高速缓冲存储器；以及纠错逻辑，用于接收存储在所述高速缓冲存储器的高速缓存行中的数据，所述纠错逻辑包括：第一纠错逻辑，用于为所接收的、从所述高速缓冲存储器读取的高速缓存行生成校验子，以确定所述高速缓存行中的错误的数量；以及第二纠错逻辑，用于仅当所述高速缓存行具有多于一个错误时从所述第一纠错逻辑接收所述高速缓存行，所述第二纠错逻辑还用于对所接收的高速缓存行执行多比特纠错。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110130191.X/，转载请声明来源钻瓜专利网。
- 上一篇：插座及具备该插座的充电装置
- 下一篇：一种从烃油中脱除镍和钒的方法
