[发明专利]半导体存储装置

摘要

本发明提供不使单元阵列面积增大且可抑制写入干扰的半导体存储装置。半导体存储装置具有：存储单元阵列（100），将多个存储单元排列成矩阵状，该存储单元将二端子型存储元件R和选择用晶体管Q串联连接；第一电压施加电路（101），向第一位线施加改写电压脉冲；第二电压施加电路（102），向第一位线及第二位线施加预充电电压，其中，在改写存储单元时，第二电压施加电路（102）预先将存储单元两端预充电为相同电压后，第一电压施加电路（101）经与选择用的晶体管直接连接的第一位线施加改写电压脉冲，并且第二电压施加电路（102）向与存储元件直接连接的第二位线施加该预充电电压。

主权项

一种半导体存储装置，具有：存储单元阵列，分别将多个存储单元在行方向以及列方向上配置为矩阵状而成，所述存储单元具有存储元件和单元晶体管，该存储元件具有两个输入输出端子并且根据该两端子间的电特性的不同而存储信息，对该两端子间施加改写电压，从而进行所存储的信息的改写，该单元晶体管具有两个输入输出端子和一个控制端子，将所述存储元件的所述输入输出端子的一端与所述单元晶体管的所述输入输出端子的一端连接；字线，分别将在同一行上排列的所述存储单元的所述单元晶体管的所述控制端子彼此连接并且在行方向上延伸；第一位线，分别将在同一列上排列的所述存储单元的所述单元晶体管的所述输入输出端子的不与所述存储元件连接的另一端彼此连接并且在列方向上延伸；第二位线，将所述存储单元的所述存储元件的所述输入输出端子的不与所述单元晶体管连接的另一端彼此连接并且在列方向上延伸；字线电压施加电路，向与作为改写对象而被选择的所述存储单元连接的字线施加电压；第一电压施加电路，向与所述被选择的存储单元连接的所述第一位线施加所述改写电压；以及第二电压施加电路，在施加所述改写电压之前，预先向与所述被选择的存储单元连接的所述第一位线和所述第二位线这二者施加相同的预充电电压，并且，在向与所述被选择的存储单元连接的所述第一位线施加所述改写电压的期间，向与所述被选择的存储单元连接的所述第二位线施加所述预充电电压，所述单元晶体管是如下的纵型的场效应晶体管：将所述输入输出端子的一端、沟道区域以及所述输入输出端子的另一端在与行方向以及列方向垂直的第三方向上排列，在所述各存储单元中，所述存储元件和所述单元晶体管在所述第三方向上排列，所述字线、所述第一位线以及所述第二位线分别在所述第三方向上分离地形成。