[发明专利]全差分复位延时可调鉴频鉴相器

摘要

本发明公开了一种全差分复位延时可调鉴频鉴相器。它包括四个RS触发器、与非门G0、延时控制电路DL和两个输出buffer电路。其中，四个RS触发器均采用两个与非门交叉耦合结构，所有与非门均为全差分带正反馈的静态互补CMOS逻辑，DL延时电路由三个延时固定单元和三个延时可控单元级联构成，buffer电路由晶体管尺寸倍增的带正反馈的全差分反相器级联构成。与非门G0产生的复位信号经过DL电路延迟后对四个RS触发器进行复位控制，并由第二RS触发器和第四RS触发器分别通过各自连接的buffer电路输出四路脉冲控制信号。本发明具有鉴相误差小，复位延时可控，驱动能力强，输出四路脉冲控制信号匹配度高的优点，可用于高性能锁相频率合成器中。

主权项

一种全差分复位延时可调鉴频鉴相器，包括四个RS触发器RS1、RS2、RS3、RS4和一个用于产生复位信号的四输入全差分与非门G0，其特征在于：产生复位信号的与非门G0，通过全差分延迟控制电路DL与第二RS触发器RS2和第四RS触发器RS4的一对输入端相连接，用于在消除鉴相死区的同时将鉴相盲区减到最小；第二RS触发器RS2和第四RS触发器RS4的输出端分别连接有一个buffer电路，用于提高鉴频鉴相器对电荷泵开关的驱动能力，两路buffer共输出四路高度匹配的脉冲控制信号；每个RS触发器均由全差分与非门构成，每个buffer电路均由四个全差分反相器级联构成；在所述的四输入全差分与非门G0和每个RS触发器中的全差分与非门，以及buffer电路的每个全差分反向器中均引入正反馈结构，用于提高电路的灵敏度和工作速度，减小鉴频鉴相器的鉴相误差。