[发明专利]一种基于LTCC基板的多芯片堆叠的提参测试板有效
| 申请号： | 201110154868.3 | 申请日： | 2011-06-10 |
| 公开（公告）号： | CN102323532A | 公开（公告）日： | 2012-01-18 |
| 发明（设计）人： | 钟升;王艳玲;段惠玲;周煦林 | 申请（专利权）人： | 中国航天科技集团公司第九研究院第七七一研究所 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 陆万寿 |
| 地址： | 710054 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于LTCC基板的多芯片堆叠的提参测试板，包括基板、设置在基板上的第一组芯片堆叠模块、第二组芯片堆叠模块、第三组芯片堆叠模块和第四组芯片堆叠模块；所述基板、第一层堆叠芯片、第二层堆叠芯片、第三层堆叠芯片和第四层堆叠芯片相互之间通过键合线连接。本提参测试板，突破了传统的LTCC提参测试板的方案，增加了多芯片堆叠的层数和复杂度，完善了LTCC提参测试板可测试提取的模型种类，验证了创新的多芯片堆叠的工艺水平，特别是对高复杂度多芯片堆叠设计与制造，具备重要意义和参考价值。 | ||
| 搜索关键词： | 一种 基于 ltcc 芯片 堆叠 测试 | ||
【主权项】：
一种基于LTCC基板的多芯片堆叠的提参测试板，其特征在于：包括基板、设置在基板上的第一组芯片堆叠模块、第二组芯片堆叠模块、第三组芯片堆叠模块和第四组芯片堆叠模块；所述第一组芯片堆叠模块由第一层堆叠芯片构成；所述第二组芯片堆叠模块由第一层堆叠芯片和第二层堆叠芯片由下至上堆叠构成；所述第三组芯片堆叠模块由第一层堆叠芯片、第二层堆叠芯片和第三层堆叠芯片由下至上堆叠构成；所述第四组芯片堆叠模块由第一层堆叠芯片、第二层堆叠芯片、第三层堆叠芯片和第四层堆叠芯片由下至上堆叠构成；所述基板、第一层堆叠芯片、第二层堆叠芯片、第三层堆叠芯片和第四层堆叠芯片相互之间通过键合线连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航天科技集团公司第九研究院第七七一研究所，未经中国航天科技集团公司第九研究院第七七一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110154868.3/，转载请声明来源钻瓜专利网。
