[发明专利]一种超厚顶层金属的双大马士革工艺制作方法无效
申请号: | 201110160353.4 | 申请日: | 2011-06-15 |
公开(公告)号: | CN102420177A | 公开(公告)日: | 2012-04-18 |
发明(设计)人: | 胡友存;李磊;姬峰;张亮;陈玉文 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/311 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明一般涉及半导体制造领域中的一种双大马士革工艺制作方法,更确切的说,本发明涉及一种超厚顶层金属的双大马士革工艺制作方法。本发明超厚顶层金属的双大马士革工艺制作方法,通过在通孔上采用高刻蚀选择比介电材料作硬掩模,沟槽上采用金属硬掩模,进行分步刻蚀,解决了通孔刻蚀高深宽比和通孔尺寸控制问题,并可降低生产成本,缩短生产周期。 | ||
搜索关键词: | 一种 顶层 金属 大马士革 工艺 制作方法 | ||
【主权项】:
一种超厚顶层金属的双大马士革工艺制作方法,其特征在于,包括以下步骤:于一硅片上依次淀积介电阻挡层、第一介电层和介电硬掩膜,刻蚀所述介电硬掩膜,形成通孔形介电硬掩膜开口;依次淀积第二介电层和金属硬掩膜于所述第一介电层上,刻蚀所述金属硬掩膜,形成沟槽形金属硬掩膜开口;以金属硬掩膜为掩膜刻蚀所述第二介电层,形成沟槽;以介电硬掩膜为掩膜刻蚀所述第一层介电层和所述介电阻挡层,形成通孔;依次淀积金属阻挡层和铜籽晶层,电镀铜以填满所述通孔和所述沟槽;最后采用化学机械研磨工艺进行平坦化处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110160353.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造